共同時鐘系統還有一個特例就是內同步時鐘系統，很多經驗不足的工程師，會把內同步時鐘系統誤判成源同步時序，按照源同步時序的方式來進行等長控制，導致時序設計錯誤。

首先，我們來回顧一下怎么判斷一個系統是共同時鐘，之前的博文提到，找時鐘樹，確定時鐘信號的關系，是判斷各種時序系統的關鍵。共同時鐘系統，一般有一個外部的晶振或者晶體，然后通過時鐘分配器分別連到系統的驅動端和接收端（也可以是FPGA直接輸出不同的時鐘到驅動端和接收端），由外部時鐘線來控制系統的時序工作方式，叫共同時鐘系統。

內同步時鐘的時鐘信號是從驅動端直接發到接收端的。之前的博文提到，共同時鐘系統時序裕量較小，頻率無法繼續提升的一個關鍵因素之一就是Tco，受限于工藝等因素，這個Tco很難做到太小，比如SDRAM的Tco max一般有5.4ns。內同步時鐘系統把外部時鐘驅動器換成了內部的Buffer，這樣時鐘信號上的Buffer可以和數據信號的Buffer匹配起來可相互抵消，這樣器件的Tco的最大最小值之間的范圍可以減小，增加時序裕量，使得時序容易滿足。

圖1

內同步時鐘系統容易和源同步搞混，其實把握一個原則就很容易區分，源同步時序一般都存在系統時鐘和數據組的Strobe信號，比如DQ和DQS和CLK之間的關系。而內同步時鐘就只有一個驅動端接收端共用的時鐘信號（在Mobile SDRAM中，信號名是SDCK）

所以內同步時序在計算上，和共同時鐘類似，只是在不等式上多了一個變量，就是TCLK_FT : Clock的Flight time，圖2為TCLK_FT的測量方法。

圖2

內同步時鐘的時序計算公式為：（當時鐘與數據的傳播方向相同時為正方向）

Tco(max)+Tflight(max)+Tsetup-Tclk_ft+Tjitter+Tmargin

Tco(min)+Tflight(min)-Tclk_ft-Tmargin>Thold

這樣可通過調節Tclk_ft使時鐘處于最佳位置。同樣在外同步方式中也可以利用這一方法來調節時序。具體的調節方法在之前的案例中已經進行了介紹，大家可以參考。

總結：

從外部來看，內同步和源同步方式一致，但是兩者的內部結構不同。源同步方式是在內同步的結構上在時鐘信號的Buffer之前增加了一個寄存器，芯片內部對時鐘處理和數據的處理一樣。這樣時鐘可以跟著數據的速度變化，始終在數據中間。

而內同步時鐘的本質還是共同時鐘系統，時序計算和外部時鐘的共同時鐘系統一樣，只是在計算結果兩端要加上或者減去Tclk_ft。時序約束關系也是總長度最大最小值的方式，不是等長的方式。

內同步時鐘增加了時序裕量調節的手段，并且因為抵消了Tco的影響，時序更加容易滿足。但是時序計算方法更加復雜，需要設計工程師進行把握。