PCB Layout抑制串擾的3W線距原則

串擾（Crosstalk）是指信號線之間由于互容（信號線之間的空氣介質相當于容性負載），互感（高頻信號的電磁場相互耦合）而產生的干擾，由于這種耦合的存在，當一些信號電平發生變化的時候，在附近的信號線上就會感應出電壓（噪聲），在電路設計中，抑制串擾最簡單的方法就是在PCB?Layout中遵循3W原則。

3W原則是指多個高速信號線長距離走線的時候，其間距應該遵循3W原則，如下圖1所示，3W原則要求相鄰信號線中心距離不能少于線寬的3倍，據一些資料記載的，滿足3W原則能使信號間的串擾減少70%。我們在對高速信號，例如DDR3，PCIE，SATA2等布線的時候都會遵循這個原則。

圖1

圖2

閱讀全文

pcb(383727) pcb(383727)
串擾(26750) 串擾(26750)

Protel硬件開發PCB設計的3W和20H原則及五五規則

在Protel的硬件開發中，PCB設計中的3W和20H原則很重要，本文就介紹了是3W原則、20H原則、五五規則，這些值得借鑒。

2016-07-05 14:25:35

6513

PCB設計到底哪些信號需要滿足“3W原則”？

本文主要介紹PCB設計中常見的“3W原則”。什么是“3W原則” 在PCB設計時，為了減少線間串擾，經常會聽說“3W原則”、“20H原則”、“五五規則”等，下面就具體來介紹一下3W原則。3W原則其實

2020-12-09 14:39:24

14430

3WLED燈的3W的含義是什么？求大神講解

3W的LED燈，如果知道它3W，是不是可以計算出它的電壓與電流值（P=U*I）；實際的電壓與電流值得到的功率與3W的大小怎樣？它的亮度跟功率有沒有關系？希望高手詳細講解下，謝謝.

2013-11-15 14:52:20

3W RGB LED控制器

3W RGB LED控制器1、功率：3W 2、尺寸：Φ50*L64（mm）3、光通量：紅 40LM（620-625nm) ;綠70LM（520-525nm）；藍20LM（460-465nm）4

2013-08-13 09:12:45

3W原則是什么

3W原則在PCB設計中為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持大部分電場不互相干擾，這就是3W規則。3W原則是指多個高速信號線長距離走線的時候，其間距...

2022-01-26 06:50:22

3W的LED允許流過的最大電流是多少？

請問3W的LED允許流過的最大電流是多少？

2011-10-24 09:33:03

3W規則是什么？20H規則是什么？

3W規則是什么？20H規則是什么？五---五規則是什么

2021-04-27 06:09:43

PCB LAYOUT 中的直角走線、差分走線和蛇形線

段的距離（S），至少大于3H，H指信號走線到參考平面的距離。通俗的說就是繞大彎走線，只要S足夠大，就幾乎能完全避免相互的耦合效應。2．減小耦合長度Lp，當兩倍的Lp延時接近或超過信號上升時間時，產生的串擾

2015-01-12 14:53:57

PCB LAYOUT三種特殊走線技巧闡述

形式，S越小，Lp越大，則耦合程度也越大?？赡軙е聜鬏斞訒r減小，以及由于串擾而大大降低信號的質量，其機理可以參考對共模和差模串擾的分析。下面是給Layout工程師處理蛇形線時的幾點建議：　　1、盡量

2018-09-13 15:50:25

PCB LAYOUT的怎么走線？

下面從直角走線、差分走線、蛇形線三個方面來闡述PCB LAYOUT的走線。

2021-03-17 07:25:46

PCB Layout 3W原則 20H原則五五原則

本帖最后由一生紅與黑于 2012-2-3 13:52 編輯 3W原則:這里3W是線與線之間的距離保持3倍線寬。你說3H也可以。但是這里H指的是線寬度。不是介質厚度。是為了減少線間串擾，應

2012-01-17 14:21:41

PCB Layout 3W原則 20H原則五五原則

3W原則:4 A2 [3 F4 A. C這里3W是線與線之間的距離保持3倍線寬。你說3H也可以。但是這里H指的是線寬度。不是介質厚度。是為了減少線間串擾，應保證線間距足夠大，如果線中心距不少于3倍

2014-10-28 15:29:44

PCB Layout 中的直角走線、差分走線和蛇形線

噪聲的能力，但如果能保持和周圍走線適當的間距，串擾就不是個問題。在一般頻率（GHz 以下），EMI也不會是很嚴重的問題，實驗表明，相距500Mils的差分走線，在3米之外的輻射能量衰減已經達到60dB

2019-06-10 10:11:23

PCB Layout中的專業走線策略

，呈差模形式，S越小，Lp越大，則耦合程度也越大。可能會導致傳輸延時減小，以及由于串擾而大大降低信號的質量，其機理可以參考第三章對共模和差模串擾的分析。下面是給Layout工程師處理蛇形線時的幾點建議

2014-08-13 15:44:05

PCB Layout的一些總結

，具體以實際設計為準（原則是保證阻抗相等、連續），串擾方面主要考慮3W/2W原則，包地處理等等。4.電源和功率電路，首先要保證足夠的帶載能力，即電源的整個回流路勁盡可能的粗和短，從EMC角度叫，回流為環路

2016-12-20 17:34:18

PCB Layout走線秘籍

如果能保持和周圍走線適當的間距，串擾就不是個問題。在一般頻率（GHz以下），EMI也不會是很嚴重的問題，實驗表明，相距500Mils的差分走線，在3米之外的輻射能量衰減已經達到60dB，足以滿足FCC

2017-07-07 11:45:56

PCB 設計 layout 元件方向原則

使用IC座的場合下，一定要特別注意IC座上定位槽放置的方位是否正確，并注意各個IC腳位是否正確，例如第1腳只能位于IC座的右下角線或者左上角，而且緊靠定位槽(從焊接面看)。10.pcb layout中電阻

2021-04-08 18:41:10

PCB布局之蛇形走線

經常聽說“PCB走線間距大于等于3倍線寬時可以抑制70%的信號間干擾”，這就是3W原則，信號線之間的干擾被稱為串擾。那么，你知道串擾是怎么形成的嗎？當兩條走線很近時，一條信號線上的信號可能會在另一

2022-12-27 20:33:40

PCB布線減少EMI 的基本原則 --3W 和 20H 原則

本帖最后由 hxing 于 2014-3-6 14:59 編輯 3W規則為了減少線間竄擾，應保證線間距足夠大，當線中心距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規則。如要達到

2014-03-06 14:54:15

PCB抄板中三種LAYOUT布線比較

埋式微帶線的蛇形線引起的信號傳輸延時小于微帶走線。理論上，帶狀線不會因為差模串擾影響傳輸速率。 ★總結：以上就是在PCB抄板中，LAYOUT布線的三種方式，具體操作中還要根據板子的具體情況和客戶的具體要求來選擇，每種走線都有它的特點。

2015-05-11 09:37:03

PCB板上的高速信號需要進行仿真串擾嗎？

PCB板上的高速信號需要進行仿真串擾嗎？

2023-04-07 17:33:31

PCB設計與串擾-真實世界的串擾(上)

？對串擾有一個量化的概念將會讓我們的設計更加有把握。1.3W規則在PCB設計中為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持大部分電場不互相干擾，這就是3W規則。如（圖1

2014-10-21 09:53:31

PCB設計與串擾-真實世界的串擾(下)

，但是當上升時間為0.1nsec時串擾最大也不超過2.5%，說明3W原則的實用性。現在我們將其線寬不變，線距變成6mil，不滿足3W規則，同樣我們以RT為變量，從RT=0.1ns到RT=1ns對電路進行

2014-10-21 09:52:58

PCB設計中如何處理串擾問題

PCB設計中如何處理串擾問題        變化的信號（例如階躍信號）沿

2009-03-20 14:04:47

PCB設計中的高頻電路布線技巧與規則

號對的間距超過20mil；（4）DDR布線規則。DDR1走線要求信號盡量不走過孔，信號線等寬，線與線等距，走線必須滿足2W原則，以減少信號間的串擾，對DDR2及以上的高速器件，還要求高頻數據走線等長，以保證信號的阻抗匹配。保持信號傳輸的完整性，防止由于地線分割引起的“地彈現象”。

2018-09-17 17:36:05

PCB設計中線寬線距的重要性

距離，設置到6mil以上（可設計區域規則管控）。重要信號，如時鐘、差分、模擬信號等，須滿足3W距離或者包地處理。線與線之間的距離保持3倍線寬。是為了減少線間串擾，應保證線間距足夠大，如果線中心距

2023-09-01 10:51:14

PCB設計中避免串擾的方法

　　變化的信號（例如階躍信號）沿傳輸線由A到B傳播，傳輸線C-D上會產生耦合信號，變化的信號一旦結束也就是信號恢復到穩定的直流電平時，耦合信號也就不存在了，因此串擾僅發生在信號跳變的過程當中，并且

2018-08-29 10:28:17

PCB設計中，3W原則、20H原則和五五原則都是什么？

`3W原則在PCB設計中為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持大部分電場不互相干擾，這就是3W規則。3W原則是指多個高速信號線長距離走線的時候，其間距應該遵循

2020-09-27 16:49:19

PCB設計中，如何避免串擾

變化的信號（例如階躍信號）沿傳輸線由A到B傳播，傳輸線C-D上會產生耦合信號，變化的信號一旦結束也就是信號恢復到穩定的直流電平時，耦合信號也就不存在了，因此串擾僅發生在信號跳變的過程當中，并且信號

2020-06-13 11:59:57

PCB設計的3W規則你了解嗎

PCB設計中的3W規則主要是為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規則。如要達到98%的電場不互相干擾，可使用10W的間距。

2019-05-21 09:40:51

PCB設計線寬、線距規則設置多大？

`PCB設計線寬、線距規則設置多大比較好？中國IC**1、需要要做阻抗的信號線，應該嚴格按照疊層計算出來的線寬、線距來設置。比如射頻信號（常規50R控制）、重要單端50R、差分90R、差分100R

2019-02-19 13:36:26

PCB走線不要隨便拉

大安全間距等方法。保證信號質量。 d) 有阻抗控制要求的網絡應布置在阻抗控制層上，須避免其信號跨分割。 2布線竄擾控制 a) 3W原則釋義線與線之間的距離保持3倍線寬。是為了減少線間串擾，應保證線間距足夠大，如果線中心距不少于3倍線寬時，則可保持70%的線間電場不互相干擾，稱為3W規則。

2023-12-12 09:23:35

PCB高級設計之共阻抗及抑制

本帖最后由 gk320830 于 2015-3-7 19:15 編輯 PCB高級設計之共阻抗及抑制共阻gan擾是由PCB上大量的地線造成。當兩個或兩個以上的回路共用一段地線時，不同的回路電流

2013-08-23 14:56:09

layout中蛇形線和差分線的使用與比較

傳輸時，相互平行的線段之間會發生耦合，耦合程度也越大。可能會導致傳輸延時減小，以及由于串擾而大大降低信號的質量?！　∠旅媸墙oLayout工程師處理蛇形線時的幾點建議：　　1、盡量增加平行線段的距離（S），至少

2018-09-21 11:53:08

layout線寬線距的確定

Lay板時的線寬線距，是怎么確定最小值的

2017-12-09 11:07:50

pcb layout兼職

,EARPN,SPEAKNP,DQSn、DQSn#，CK、CK#...)；DDR等距等長蛇形布線；射頻微帶布線，帶狀布線；模擬AV，電源及時鐘包地處理布線；3W，20H，層間相互垂直布線，分割，挖地等技術

2020-05-27 00:09:53

串擾介紹

。兩根線（也包括PCB的薄膜布線）獨立的情況下，相互間應該不會有電氣信號和噪聲等的影響，但尤其是兩根線平行的情況下，會因存在于線間的雜散（寄生）電容和互感而引發干擾。所以，串擾也可以理解為感應噪聲

2018-11-29 14:29:12

串擾溯源是什么？

所謂串擾，是指有害信號從一個傳輸線耦合到毗鄰傳輸線的現象，噪聲源（攻擊信號）所在的信號網絡稱為動態線，***擾的信號網絡稱為靜態線。串擾產生的過程，從電路的角度分析，是由相鄰傳輸線之間的電場（容性）耦合和磁場（感性）耦合引起，需要注意的是串擾不僅僅存在于信號路徑，還與返回路徑密切相關。

2019-08-02 08:28:35

EMC的串擾是什么？

串擾是由于線路之間的耦合引發的信號和噪聲等的傳播，也稱為“串音干擾”。特別是“串音”在模擬通訊時代是字如其意、一目了然的表達。兩根線（也包括PCB的薄膜布線）獨立的情況下，相互間應該不會有電氣信號

2019-08-08 06:21:47

[分享]PCB Layout中的走線策略

本帖最后由 eehome 于 2013-1-5 09:45 編輯 <p>PCB Layout中的走線策略<br/>&lt

2009-05-31 10:43:01

[轉]PCB在設計布線中的3種特殊走線技巧

參考第三章對共模和差模串擾的分析。圖9.螺旋走線和普通蛇形走線的比較下面是給Layout工程師處理蛇形線時的幾點建議：1．盡量增加平行線段的距離（S），至少大于3H，H指信號走線到參考平面的距離。通俗

2018-07-08 13:28:36

cadence pcb布線怎么實現3w原則的？

cadence pcb布線怎么實現3w原則的？找不到規則設定的命令求前輩指點一下

2016-01-25 22:48:42

【PCB小知識 6 】3W原則

PCB設計中，3W原則并不能完全滿足避免串擾的要求。按實踐經驗，如果沒有屏蔽地線的話，印制信號線之間大于lcm以上的距離才能很好地防止串擾，因此在PCB線路布線時，就需要在噪聲源信號（如時鐘走線）與非噪聲

2015-12-12 20:37:31

【快點PCB-3W和20H原則】

要強制使用3W原則，而且還要進行屏蔽地線包地處理，以防止串擾的發生。另外，不是所有的PCB上的走線都必須遵照3W布線原則。使用這一設計指導原則，在PCB布線前，決定哪些條走線必須使用3W原則是十分重要

2016-09-06 14:43:52

【轉】高速PCB之EMC 47原則

理；原因：關鍵信號兩側包地，一方面可以減小信號回路面積，另外防止信號線與其他信號線之間的串擾。原則4：對于雙層板，關鍵信號線的投影平面上有大面積鋪地，或者與單面板一樣包地打孔處理。原因：與多層板關鍵信號

2018-11-23 16:21:49

【轉】高速PCB設計中的高頻電路布線技巧

，線寬10mil，線距6mil，每兩組HDMI差分信號對的間距超過20mil；　　（4）DDR布線規則。DDR1走線要求信號盡量不走過孔，信號線等寬，線與線等距，走線必須滿足2W原則，以減少信號間的串擾

2017-01-20 11:44:22

什么是串擾

2019-03-21 06:20:15

什么是小間距QFN封裝PCB設計串擾抑制？

一、引言隨著電路設計高速高密的發展趨勢，QFN封裝已經有0.5mm pitch甚至更小pitch的應用。由小間距QFN封裝的器件引入的PCB走線扇出區域的串擾問題也隨著傳輸速率的升高而越來越突出

2019-07-30 08:03:48

信號在PCB走線中傳輸時延(下)

，相鄰走線間的影響就越小，走線間距盡量滿足3W原則。 2，使耦合長度盡量短。相鄰傳輸線平行走線長度越長串擾越大，走線時候盡量減小相鄰線平行走線長度；對于相鄰層走線盡量采用相鄰層垂直走線。 3，走線盡量

2014-10-21 09:51:22

信號在PCB走線中關于串擾 , 奇偶模式的傳輸時延

間耦合以及繞線方式等有關。隨著PCB走線信號速率越來越高，對時序要求較高的源同步信號的時序裕量越來越少，因此在PCB設計階段準確知道PCB走線對信號時延的影響變的尤為重要。本文基于仿真分析DK，串擾，過孔

2015-01-05 11:02:57

八大高頻PCB布線的設計與技巧

盡量不走過孔，信號線等寬，線與線等距，走線必須滿足2W原則，以減少信號間的串擾，對DDR2及以上的高速器件，還要求高頻數據走線等長，以保證信號的阻抗匹配。

2016-11-02 14:38:02

千萬不要忽略PCB設計中線寬線距的重要性

2023-09-01 10:48:01

原創|SI問題之串擾

的PCB設計中，要均衡考慮布線空間與串擾控制，遵循的規則可以理解為上面“3W”、“ 5H”兩種規則的結合體：“3H規則”，即傳輸線之間的間距不小于3倍的傳輸線與參考平面的距離H。另外，信號在互連鏈路中

2016-10-10 18:00:41

原創|詳解PCB層疊設計基本原則

平行長距離布線。對于高速背板，一般層疊原則如下：1、Top面、Bottom面為完整的地平面，構成屏蔽腔體。2、無相鄰層平行布線，以減少串擾，或者相鄰布線層間距遠遠大于參考平面間距。3、所有信號層盡可能

2017-03-22 14:34:08

在設計fpga的pcb時可以減少串擾的方法有哪些呢？

在設計fpga的pcb時可以減少串擾的方法有哪些呢？求大神指教

2023-04-11 17:27:02

基于S參數的PCB串擾描述

如果您給某個傳輸線的一端輸入信號，該信號的一部分會出現在相鄰傳輸線上，即使它們之間沒有任何連接。信號通過周邊電磁場相互耦合會產生噪聲，這就是串擾的來源，它將引起數字系統的誤碼。一旦這種噪聲在相鄰

2019-07-08 08:19:27

基于高速PCB串擾分析及其最小化

串擾的干擾，而較著重于近端串擾改善的原因。　　在實際設計中，PCB的有關參數(如厚度，介電常數等)以及線長、線寬、線距、傳輸線與地平面的位置和電流流向都會影響c、l、Cm、Lm、L、的大小，而信號頻率

2018-09-11 15:07:52

小間距QFN封裝PCB設計串擾抑制問題分析與優化

2.86.3036.0859.331表四遠端串擾優化統計四、結論通過仿真優化我們可以將由小間距QFN封裝在PCB上引起的近端差分串擾減小8~12dB，遠端串擾減小3~9dB,為高速數據傳輸通道提供更多裕量。本文涉及的串擾抑制

2018-09-11 11:50:13

布線3W原則

最近學習PCB布線，其他人的板子好像線與線之間距離能滿足3W原則，這個規則到底是在哪里設置的呢？

2016-01-09 20:50:03

帶你讀懂PCB設計的3W原則、20H原則及五五原則

在PCB設計中為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持大部分電場不互相干擾，這就是3W規則。如下圖所示。滿足3W原則能使信號間的串擾減少70%，而滿足10W則能

2019-05-08 08:30:00

開關電源PCB Layout原則的工作原理

開關電源PCB Layout原則現在以同步整流BUCK電路為例分析開關電源Layout原則首先分析工作原理，下文用SM指代Switch MOSFET，RM指代Recifier MOSFET。SM

2021-10-28 07:00:55

怎么抑制PCB小間距QFN封裝引入的串擾

隨著電路設計高速高密的發展趨勢，QFN封裝已經有0.5mm pitch甚至更小pitch的應用。由小間距QFN封裝的器件引入的PCB走線扇出區域的串擾問題也隨著傳輸速率的升高而越來越突出。對于

2021-03-01 11:45:56

怎樣才能設置同一類信號線的3W規則？

在DDR走線過程中如何對數據線D0-D15這十六條線進行他們之間的3W規則設置

2019-06-17 05:18:13

最火爆的高頻PCB布線的設計與技巧

的不期望的噪聲信號稱為串擾 (Crosstalk)。PCB板層的參數、信號線的間距、驅動端和接收端的電氣特性以及信號線端接方式對串擾都有一定的影響。所以為了減少高頻信號的串擾，在布線的時候要求盡可能

2015-01-05 14:26:42

模組射頻PCB 設計

都會影響到 RF 的走線方式，不同的情況參考 GND 層不一樣，走線差距也將很大。3W 原則多層板設計天線 RF 信號在 PCB 上走線時，首先考慮的是滿足基本的“3W 原則”。為了減少線間串擾，應保證

2020-02-26 11:42:11

消除串擾的方法

消除串擾的方法合理的PCB布局－將敏感的模擬部分與易產生干擾的數字部分盡量隔離，使易產生干擾的數字信號走線上盡量靠近交流地，使高頻信號獲得較好的回流路徑。盡量減小信號回路的面積，降低地線的阻抗，采用多點接地的方法。使用多層板將電源與地作為獨立的一層來處理。合理的走線拓樸結構－盡量采用菊花輪式走線　

2009-06-18 07:52:34

深圳PCB Layout總結，讓你快速學會

信號布線時需要考慮反射、串擾、EMC等問題，所以一般都需要做阻抗匹配，比如單線50R、差分線100R等等，具體以實際設計為準（原則是保證阻抗相等、連續），串擾方面主要考慮3W/2W原則，包地處理等等

2016-11-30 17:00:38

用于PCB品質驗證的時域串擾測量法分析

需要利用傳輸線理論對PCB及其組件(邊緣連接器、微帶線和元器件插座)進行建模。只有充分了解PCB上串擾產生的形式、機制和后果，并采用相應技術最大程度地加以抑制，才能幫助我們提高包含PCB在內的系統

2018-11-27 10:00:09

電路設計PCB布線要點分析

要求的網絡應布置在阻抗控制層上，須避免其信號跨分割。布線竄擾控制1、3W原則釋義線與線之間的距離保持3倍線寬。是為了減少線間串擾，應保證線間距足夠大，如果線中心距不少于3倍線寬時，則可保持70%的線間

2022-03-23 17:55:19

解決PCB設計消除串擾的辦法

線上有信號通過的時候，在PCB相鄰的信號錢，如走線，導線，電纜束及任意其他易受電磁場干擾的電子元件上感應出不希望有的電磁耦合，串擾是由網絡中的電流和電壓產生的，類似于天線耦合。串擾是電磁干擾傳播的主要

2020-11-02 09:19:31

請問不同電源線間的間距要不要遵循3W的規則？

請問一下，電源線與信號線的間距，不同電源線間的間距要不要遵循3W的規則？

2019-06-13 05:35:18

針對PCB設計中由小間距QFN封裝引入串擾的抑制方法

2022-11-21 06:14:06

驅動 6顆 3W led

手頭要[size=13.3333px]驅動 6顆 3W白光 led，有什么芯片可以用可調光？或者純電路的？

2016-12-13 10:03:25

高速PCB布局的串擾分析及其最小化

高速PCB串擾分析及其最小化        1.引言   &

2009-03-20 13:56:06

高速PCB板設計中的串擾問題和抑制方法

)是信號電流密度，I0是總體電流，H是走線距地層的高度，D是距走線中心線的距離。各種串擾結構的示意圖如圖3所示，因為位置的不同所以結果也有所不同。圖3a所示為同層傳輸線之間的情況

2018-08-28 11:58:32

高速PCB走線的3－W原則

問題，布線應遵循3－W原則?！　?b class="flag-6" style="color: red">3－W原則就是讓所有的信號走線的間隔距離滿足：走線邊沿之間的距離應該大于或等于2倍的走線寬度，即兩條走線中心之間的距離應該大于或等于走線寬度的3倍。對于靠近PCB邊緣的走線

2018-11-27 15:26:40

高速差分過孔之間的串擾分析及優化

和解決方法。高速差分過孔間的串擾對于板厚較厚的PCB來說，板厚有可能達到2.4mm或者3mm。以3mm的單板為例，此時一個通孔在PCB上Z方向的長度可以達到將近118mil。如果PCB上有0.8mm

2018-09-04 14:48:28

高速差分過孔產生的串擾情況仿真分析

方向的間距時，就要考慮高速信號差分過孔之間的串擾問題。順便提一下，高速PCB設計的時候應該盡可能最小化過孔stub的長度，以減少對信號的影響。如下圖所1示，靠近Bottom層走線這樣Stub會比較短?；蛘?/div>

2020-08-04 10:16:49

高頻電路的十大PCB布線規則

為100+-15%歐姆DDR布線規則。DDR1走線要求信號盡量不走過孔，信號線等寬，線與線等距，走線必須滿足2W原則，以減少信號間的串擾，對DDR2及以上的高速器件，還要求高頻數據走線等長，以保證信號的阻抗匹配?！镜谑小勘３中盘杺鬏數耐暾员３中盘杺鬏數耐暾裕乐褂捎诘鼐€分割引起的“地彈現象”。

2019-07-28 09:00:18