電源分配網絡（PDN）的基本設計規則告訴我們，最好的性能源自一致的、與頻率無關的（或平坦）的阻抗曲線。這是電源穩定性非常重要的一個理由，因為穩定性差的電源會導致阻抗峰值，進而劣化平坦的阻抗曲線，以及受電電路的性能。

由于沒有阻抗路徑是完全平坦的，所以我們需要做一些設計調整。本文旨在幫助你做出一些對系統性能影響最小的折衷。

源阻抗應該匹配傳輸線阻抗。

一般來說，這是S參數測量和所有射頻設備的基本前提。源阻抗（最常見的是50Ω）連接到阻抗與源匹配的同軸電纜，負載也端接到相同的阻抗。這種做法實現了完美的平坦阻抗，不管是從源看到負載還是從負載看到源都是一致的。

穩壓器的輸出阻抗可以被認為是一個源，而PCB層可以看作是一根傳輸線。后端去耦電容就是負載。

傳輸線基本原理

當頻率低于傳輸線諧振頻率時，傳輸線特征阻抗可以用電感和電容項定義。電容可以在傳輸線遠端沒有端接時測量。電感可以在傳輸線遠端短路時測量。傳輸線的特征阻抗取決于這兩個測量結果，即：

正確匹配的傳輸線呈現完全平坦的阻抗曲線，其幅度等于特征阻抗。不正確端接的傳輸線呈現為電容或電感性質，在傳輸線諧振頻率的倍數處會產生許多諧振和抗諧振頻率。如果傳輸線是電容性質，那么抗諧振首先發生。如果傳輸線是電感性質，那么諧振先發生。在兩種情況下，首次諧振或抗諧振的頻率為：

（3）

圖1用50Ω同軸電纜仿真顯示了這些關系。未端接終端阻抗是在電纜末端開路、短路和匹配端接的情況下測量的。

圖1：傳輸線近端阻抗開路（藍色）、短路（紅色）和正確匹配（綠色），另外一種有趣的關系。

在傳輸線和源不匹配的情況下，有兩種可能的解決方案，具體取決于端接電阻是大于還是小于特征阻抗。如果端接電阻小于傳輸線的特性阻抗，那么抗諧振峰值會超過端接電阻。這些阻抗峰值被定義為：

（4）

利用前面端接電阻分別是24.9Ω和210Ω的仿真模型可以顯示這些關系，圖2中端接電阻是匹配的。

圖2：傳輸線未端接終端阻抗24.9Ω（藍色）、210Ω（紅色）和正確匹配（綠色）。

這些關系在圖3的對端接24.9Ω和210Ω的50Ω同軸電纜測量中得到了確認。

圖3：對端接210Ω（紅色）和24.9Ω（藍色）的50Ω同軸電纜的測量結果。

這些概念被擴展到實際的一塊雙面印刷電路板，在這塊PCB上面積為4.5“x 6.3”的裸銅箔中心焊接有一個SMA連接器，如圖4所示。

圖4：利用一塊面積為4.5“x6.3”、一個邊有個SMA連接器的雙面銅箔板測量PCB的開路（綠色）和短路（橙色）阻抗。該阻抗還用SMA連接器正對面的2.7Ω（藍色）和10Ω（紅色）端接電阻進行了測量。電阻用非常短的編帶連接到PCB，以便盡量減小互連電感。

我們可以使用圖4中的示波器測量結果近似計算PCB的特征阻抗。電容是用標記M3估計的。

另外，特征阻抗可以看作是開路阻抗和短路阻抗的交叉點，發生在近似11.5dBΩ或3.76Ω點。

也可以使用（4）和帶2.7Ω端接電阻的近似峰值阻抗（14.5dBΩ）計算PCB的特征阻抗。

用3.6Ω的端接電阻重復進行測量，如圖5所示。

圖5：用3.6Ω代替2.7Ω端接電阻對同一塊PCB進行測量（紅色）。注意，在采用3.6Ω的端接電阻后，只有少量峰值指示其特征阻抗稍大于3.6Ω。

對PCB進行仿真并與圖5進行比較，結果如圖6所示。

圖6：PCB仿真結果與圖5所示的測量結果進行比較。

最后，使用電源端的0.6Ω和3.6Ω源阻抗并在PCB諧振頻率點仿真動態瞬時響應。仿真模型見圖7，仿真結果見圖8.

圖7：用0.6Ω和3.6Ω源阻抗代表穩壓器輸出阻抗，在諧振頻率點進行動態負載瞬時ADS仿真。

圖8：瞬時響應仿真結果表明，0.6Ω較低源電阻（紅色）的瞬時響應比匹配的3.6Ω源電阻（藍色）具有大得多的電壓偏移。

小結

本文討論了幾種確定電路板特征阻抗的方法，并用仿真模型定義了PCB特征與PDN性能之間的重要關系。在經過實際測量后，關系得到了確認。

可以通過觀察第一個缺陷是諧振點還是抗諧振點來判斷PCB阻抗是否大于或小于端接阻抗，端接阻抗是否大于PCB阻抗。

這些結果清晰地表明，為了優化PDN性能，必須使PCB層阻抗與穩壓器的輸出阻抗相匹配。最好是使PCB層阻抗等于穩壓器的輸出阻抗，如果不可能實現的話，PCB阻抗應該低于穩壓器輸出阻抗，以便更好地包含與峰值阻抗最大值相關的峰值偏移。
來源：電子技術設計