·2022年，集成電路半導體行業最熱的頭條是“EDA被全面封鎖”。如何突破EDA封鎖，成為行業發展的關鍵詞，也是群體焦慮。在全球市場，有人比喻EDA是“芯片之母”，如果沒有了芯片，工業發展和社會進步將處處受制，EDA的重要性也上升到了戰略性高度。盡管國際封鎖形勢嚴峻，但睿智的中國科技人擅于把危機化為機會，從《加快自主研發應用，讓工業軟件不再卡脖子》，到《破解科技卡脖子要打好三張牌》，即一要打好“基礎牌”，提升基礎創新能力；二要打好“應用牌”，加強對高精尖國貨的應用；三是要打好“人才牌”，讓人才留得住、用得上、有發展……，各種政策、舉措和實際行動，處處彰顯了我們中國科技的發展韌性。

談起集成電路，黃發垂髫，言必及摩爾定律，如果以兩個字來概括摩爾定律，那必然就是“微縮”。

我們希望集成電路進行微縮后，其器件的性能還能夠得以保持。這樣就可以保證電路的設計基本不變，只從工藝進步的角度，即可以得到非常大的改進。

圖:MOSFET特征尺寸的縮小。來自Mahmoud Darwish，Memristive Behavior In Vanadium Dioxide Elements: Simulation And Modeling

我們假設器件的所有線性尺寸都按S例收縮，如下圖所示。S因子是一個大于1的數，代表了收縮的倍數。

器件按S因子縮小示意圖。來自《CMOS數字集成電路——分析與設計（第四版）》

一般而言，每一代集成電路工藝在尺寸上縮減至上一代的0.7倍（即S因子1.428），表現在面積上，就是0.7的平方，0.49倍。即面積比原來小一半，密度比原來高一倍。

器件尺寸減小有兩種基本的類型：全收縮（也稱為恒場強等比例收縮）和恒電壓等比例收縮。

全收縮

所謂全收縮，即器件所有的幾何線全部收縮。同時要求器件內部的電場強度不變。為了實現這個目標，所有的電壓都需要保持同一個收縮因子減小，而摻雜濃度要求以S因子擴大。

我們假設材料的特性（遷移率，介電常數）不隨收縮而變化。很容易得出，柵電容密度會相比收縮前增大S倍

則代入公式可以得到：

即電流也會按S因子縮小。

由于功率是電流與電壓的乘積，而電流與電壓都按S因子縮小，因此功率P會按S的平方縮小。這是全收縮最突出的優點，即功率顯著地縮小。而考慮到面積也是按S的平方縮小，即單位面積的功率不變。

由于面積按S的平方減小，而電容密度則按S增大。因此實際的電容會按S縮小。這意味著與電容相關的延遲都會減小。總的來說，全收縮下芯片的功耗顯著降低，而性能有所提高。

恒電壓按比例收縮

全收縮方式看上去擁有各種優勢，但是它要求電壓也按比例縮小在大多數情況下是難以實現的。這往往代表了芯片驅動能力的減弱。尤其是需要與其它相關器件配套使用的芯片，如果電壓下降過多，則意味著無法驅動LED燈點亮或者輸出電平太低，讓耳機聲音弱到類似于“蚊子叫”。因此我們需要保持電壓不變，同時為了保持電場不變。摻雜濃度需要以S的平方減小。在這種條件下，相應的電流也會增大S倍，由于電壓不變，功率會隨電流增大S倍。

另一方面，器件的面積按S的平方縮小，所以功率密度會達到S的立方。這是一個非常大的增加，因此需要考慮器件的熱效應。如此大的功率密度可能會導致器件劇烈升溫，進而導致電介質擊穿，材料性能的熱退化等等問題。

在集成電路的微米時代，材料的性質一般不會隨尺寸的變化發生較大的改變，器件的散熱條件，摻雜的濃度都有較大的余量。因此比較容易按照全收縮或者恒電壓收縮的方式進行。只要光刻設備能夠刻畫出相應的圖形，后續的工藝也比較容易實現。一切都來得自然而高效，這也被稱為Happy Scaling Era。而進入到納米時代之后，就不那么happy了，需要更多更復雜的技術來推動器件進一步縮小。且等下次探索來分解。

編輯：黃飛

?