當今片上系統的設計復雜性日益增加，可能導致長達數小時、數天甚至數周的可測試性 （DFT） 仿真設計。由于這些往往發生在專用集成電路（ASIC）項目結束時，當工程變更單（ECO）強制重新運行這些長時間的DFT仿真時，它可能會影響流片計劃數天和數周。這些 DFT 模擬具有很長的運行時間，因為它們通常具有高事件密度（每個模擬時間的事件數），并且傳統事件模擬器會隨著事件密度的增加而變慢。需要一種新的方法。

Lightelligence是一家專門從事人工智能和光學計算的科技公司。該公司專注于開發用于機器學習、計算機視覺和數據分析的新技術，利用光的獨特特性為下一代創新提供動力。Lightelligence是全球唯一一家展示工作和完全集成的光學計算系統的公司。

Lightelligence旨在為各種應用提供高速，低功耗和節能的AI解決方案。Cadence的Xcelium多核GLS仿真以及其他Cadence產品和解決方案對Lightelligence構建其技術至關重要。Lightelligence團隊與Cadence接洽，以加快超長的DFT模擬。長延遲模擬影響了他們的流片里程碑。本博客介紹了使用 Xcelium 的高效門級仿真方法如何幫助 Lightelligence 解決長延遲問題，縮短回歸時間，從而提高性能。

低延遲和高延遲仿真都會影響流片里程碑

對于大容量、低延遲的模擬，執行時間從幾秒鐘到一小時不等。它的內存占用量相對較低（數億到數百萬個作業），回歸運行時往往會在項目后期達到峰值。對于小容量、高延遲仿真，通常是門級仿真 （GLS）、標準延遲格式 （SDF） 和 DFT 仿真，執行需要數小時、數天或數周。它具有相對較高的內存占用和數十個作業。回歸運行時間往往在項目后期達到峰值，大約在流片前后。Xcelium解決方案解決了這兩種類型的仿真挑戰。

解決傳統仿真引擎中長延遲問題的 GLS 方法

多線程波形轉儲

在具有多個CPU的機器上運行的傳統模擬器可以提高波形轉儲的性能。在多進程模式下，模擬器啟動一個單獨的可執行文件，用于執行一些波形轉儲處理。該進程在不同的 CPU 上并行運行，直到主進程退出，從而將性能提高 5% 到 2 倍，具體取決于探測的對象數。

保存/還原和檢查點

從初始化狀態保存/還原可減少運行時間。Xcelium 仿真器的保存和恢復功能通過減少重新運行多個長仿真常見的測試段所浪費的時間，極大地縮短了周轉時間。在運行時環境中保存初始化狀態并從初始化狀態還原有助于減少系統的整體運行時間。它提供了僅初始化一次并從該點重新運行它的選項，以避免數小時的初始化。保存和還原有助于檢查點長延遲運行，以減少調試周期時間，并以更高的吞吐量完成回歸。

獨特的仿真解決方案

Xcelium多核將仿真事件分布在多個核之間，從而實現更快的仿真。在單個實例上為高活動測試處理許多模擬事件。高活動仿真事件分布在眾多服務器內核上，以加速設計。在低活動測試中，緩存中除一個內核外的所有內核都被阻塞，從而導致高緩存命中率，從而在更快的仿真中出現。

并行性和活動性

與一般假設不同，設計內部的并行性不是結構復制。Xcelium 多核并行性是關于語言并行性的，這存在于所有設計中。鎘曲線測試活性。多核需要并行塊才能激活。活動克服了管理核心之間通信的開銷。隨著活動的增加，間接成本會降低。

Xcelium多核在ATPG測試中實現了3倍的加速

Lightelligence團隊在流片附近經歷了為期5天的自動測試模式生成（ATPG）模擬。ATPG測試由Cadence Modus DFT軟件解決方案生成。具有幾乎相同腳本的 Xcelium 多核有助于在 ATPG 回歸的平均測試中實現 3 倍的加速。

長延遲門級功能和DFT仿真發生在設計周期的后期，導致回歸重新運行的更改會延遲流片。高效的門級仿真方法，包括保存/重啟和 Xcelium 多核，可縮短回歸時間。Lightelligence應用了Xcelium多核，對其DFT模擬設置進行了最小的更改，以實現高達3倍的加速。

審核編輯：郭婷