3D 芯片堆疊對于補充晶體管的發(fā)展路線圖至關重要。

全球最先進的芯片公司正在競相大規(guī)模推出基于環(huán)柵（GAA）架構的新一代晶體管。雖然他們都處于不同的過渡階段，但他們打算開始在 3 納米和 2 納米工藝節(jié)點集成這些“納米片”晶體管，并可能在 2024 年和 2025 年實現(xiàn)大規(guī)模生產(chǎn)。

英特爾和臺積電等公司需要時間來釋放這些晶體管的全部潛力，而整個半導體行業(yè)還需要一段時間才能感受到轉型的全面影響。此后該改進必將成為 CPU、GPU 和其他高級邏輯芯片的黃金標準，這些芯片是從人工智能到高性能計算 (HPC) 等一切領域的核心。這些晶體管的設計速度更快，功耗更低，挑戰(zhàn)了長期主導半導體領域的FinFET的局限性。

納米片晶體管并不能拯救摩爾定律，也不能解決代工廠在最先進工藝節(jié)點上面臨的所有挑戰(zhàn)。為了克服這些問題，代工廠正在尋求各種創(chuàng)新，例如背面供電（BSPD），以在節(jié)省功耗的同時從晶體管之間的互聯(lián)中獲得更多性能。

他們還采用新的芯片設計方法，即系統(tǒng)技術協(xié)同優(yōu)化（STCO）。STCO 涉及將小芯片與 2.5D 和 3D 先進封裝連接起來。

盡管納米片有其局限性，但半導體行業(yè)正在全力以赴進行轉型。就其本身而言，英特爾打算在即將推出的工藝節(jié)點中引入 RibbonFET。它將從“20A”節(jié)點開始，該公司表示，該節(jié)點將于2024年上半年啟用。臺積電計劃在2025年初在其2納米節(jié)點上首次采用納米片。

雖然三星在邏輯芯片市場上更像是一個次要參與者，但三星在 2022 年率先推出了納米片的一種變體，稱為多橋通道 FET (MBCFET)，并推出了 3 納米節(jié)點。

為了更好地了解支持納米片的案例及其獨特優(yōu)勢，imec的邏輯技術副總裁Julien Ryckaert發(fā)表了他的看法。

為納米片奠定基礎，首先支持 FinFET 的論點是什么？

納米片晶體管實際上是 FinFET 的延續(xù)。大家開始研究這類3D架構的主要原因是短通道控制。

當你縮小平面晶體管的柵極長度，以保持源極和漏極之間的隔離，并確保每當你關閉晶體管時都有足夠的截止電壓時，這變得越來越難。這種現(xiàn)象被稱之為“短溝道效應”，而解決這一問題的能力通常由我們稱之為“亞閾值斜率”的度量來表征。

隨著柵極長度縮小，漏極在物理上距離源極越來越近，然后保證兩個終端之間的隔離就開始變得更加困難。因此，您開始尋找限制溝道的方法，以便每當您關閉晶體管時，半導體區(qū)域內(nèi)的磁場就足夠強，以保證漏極和源極保持隔離。

各家的焦點都集中在這個鰭狀器件上，它是一塊突出的硅片（從硅晶圓上），其中柵極將包裹結構并保證良好控制的關斷狀態(tài)，從而在擴展時確保亞閾值斜率大門。

是否還有其他力量推動半導體行業(yè)采用 FinFET？

Julien Ryckaert表示：“我不確定這是否是 FinFET 開發(fā)時思考過程的一部分。但溝道寬度 (W) 的很大一部分（與開關晶體管所需的電流量密切相關的特性）位于垂直方向，即鰭片的高度。鰭越高，為 FinFET 創(chuàng)建的 W 越多，為晶體管創(chuàng)建的驅(qū)動電流也越大。”

這對于 FinFET 的縮放非常有用，因為您現(xiàn)在可以創(chuàng)建一個非常緊湊且具有足夠驅(qū)動電流的晶體管。芯片制造商在 FinFET 一代中廣泛利用了這一點，減少了晶體管中鰭片的數(shù)量，并通過增加鰭片的高度來補償這一點。如果你想縮小平面晶體管中的W，它就必須占據(jù)越來越多的空間。

因此，作為邏輯庫構建塊的標準單元最終從三鰭器件轉變?yōu)殡p鰭器件。公司用來縮放晶體管的旋鈕被稱為“軌道高度縮放”。您可以在結構上縮放標準單元，而無需縮放間距，因為您可以減少鰭片的數(shù)量，取而代之的是使用越來越高的鰭片。因此，有兩個支持 FinFET 的論點——一個是更好的靜電控制，另一個是更好的效率。

為什么半導體行業(yè)試圖取代 FinFET？

Julien Ryckaert認為，雖然從平面晶體管到鰭狀晶體管的轉變是理所當然的事情，但不幸的是，納米片將很難帶來我們從 FinFET 中看到的同樣的好處。

我們轉向納米片的原因主要是因為靜電控制。您之前使用了固定在晶圓上的鰭片，它要求鰭片具有非常直的輪廓，因此您需要一個從頂部到底部的非常直的硅薄鰭片，以確保您可以精確控制整個渠道。

然而，鰭片輪廓從來都不是完全筆直的，因此總會有一定程度的功率從鰭片底部泄露。一些主要的代工廠正在嘗試改善鰭片輪廓以保證靜電控制。

與此同時，每個人都想擴大晶體管的柵極長度，但他們意識到，同時擴大鰭片和柵極長度并仍保證相同的靜電控制變得更具挑戰(zhàn)性。

目前的情況是，我們正在轉向完整的 GAA 結構，其中整個溝道在所有四個側面都包裹起來，以獲得強大的柵極場，從而保證強大的導通和關斷并減少漏電流。這樣，您就可以繼續(xù)縮放納米片器件內(nèi)的柵極長度。

在最先進的工藝節(jié)點規(guī)模上使用FinFET是否不再是可持續(xù)的？

當您制造越來越小的晶體管時，最終每個器件都會有一對鰭片。下一步是探索單鰭片設備的可能性。但單鰭片的問題是，如果您想保持一對鰭片的驅(qū)動電流，則需要將單鰭片的高度加倍。

例如，在雙鰭片場景中，鰭片的高度可能為 50 納米。如果使用單個鰭片，則必須使用 100 納米的鰭片，這種鰭片非常高，因此很難以經(jīng)濟高效的方式制造。

與此同時，在這么高的結構中所積累的寄生效應（最明顯的是電容和電阻），會消耗掉使設備更緊湊的所有優(yōu)勢。所以，這并不是說100納米的鰭片就像一對并排放置的50納米鰭片一樣好用。

這就是為什么公司開始投資向納米片晶體管過渡，也是為什么你會看到不同的代工廠采取不同的發(fā)展軌跡。一些代工廠先于其他代工廠引入了納米片，這僅僅是因為納米片和 FinFET 仍在這些尺寸上爭奪主導地位，即在器件的效率、驅(qū)動和寄生之間實現(xiàn)平衡。

我們知道兩個鰭片之間的距離是有限的，取決于你能在兩個鰭片之間擠壓多少金屬來形成閘門，所以在某些時候你會被一個鰭片卡住。如果沒有納米片，你就無法獲得同樣的功率和性能改進。

如果您是一家領先的代工廠，并且已經(jīng)掌握了鰭片的制造，那么您將盡力從 FinFET 中榨取最大的收益。但這完全取決于您的制造能力、您認為的領先優(yōu)勢以及您希望以多快的速度進入市場。一些公司正試圖盡快利用納米片革命。

就功耗和性能而言，我想說它實際上與 FinFET 相當。但你知道在某個時候你將不得不轉向納米片，因為 FinFET 不再可擴展，不再為你提供每單位面積更多的晶體管。

因此，半導體行業(yè)很久以前就停止了根據(jù)晶體管中的任何特定測量來命名工藝節(jié)點。相反，它主要是強調(diào)流程節(jié)點先進程度的一種方式。

鑒于此，公司是否真的使用納米片技術來縮小晶體管尺寸？與 FinFET 相比，它似乎更多的是為了提高晶體管的性能，而不是減少其占地面積。對于納米片來說，節(jié)省面積似乎更為次要。

另一種看待它的方式是，想象縮放正在迫使您縮小標準單元的面積。您正在嘗試壓縮兩種類型的晶體管：n 溝道 (nFET) 和 p 溝道 FET (pFET)，用于創(chuàng)建 CMOS 邏輯。它們都需要適合標準單元的占地面積，因此您開始將問題分解為必須遵守的所有規(guī)則。鰭片可以分開多遠？FET 彼此之間的距離可以多遠？您需要提供的間距才能使一切都在控制之中？

你分析了晶體管布局的所有這些限制，然后你意識到不可能再把兩個鰭片放進設備中。你不能得到一對nFET和pFET晶體管在同一空間了，你只能得到一個鰭上的nFET和一個鰭上的pFET。

這些平面型晶體管允許您更好地利用可用的空間，以創(chuàng)建與FinFET相比更大的有效溝道寬度，并以增加器件驅(qū)動電流能力的方式將晶體管擠壓在一起。

因此，當將 FinFET 的功率、性能和面積與相同尺寸的納米片晶體管進行比較時，您會發(fā)現(xiàn) FinFET 在大約 2 納米節(jié)點處性能開始下降。納米片可以繼續(xù)保持當今公司最想要的性能、功率和面積增益。但你不會看到納米片突然帶來巨大的收益。

芯片行業(yè)的公司正在獲得從制造工具到EDA軟件的一切，EDA軟件可以捕獲納米片F(xiàn)ET的所有復雜性。當你想到基于納米片晶體管的芯片要進入市場還需要什么的時候，你還想到了什么？

Julien Ryckaert表示，據(jù)我所知，提供 I/O 以及標準 CMOS 平臺的大量設備將非常具有挑戰(zhàn)性。將其他類型的器件與納米片共同集成存在許多困難。這意味著必須設計大量新的知識產(chǎn)權 (IP)，以保證 SoC 子系統(tǒng)的正確性。否則I/O 將不可用。

雖然它可能與納米片沒有直接關系，但請記住，向納米片的過渡恰逢半導體公司設計方式的許多變化。一些公司計劃在 2 納米節(jié)點進行的另一個轉變是背面供電。

無論你如何看待，對于代工廠和無晶圓廠公司來說，許多變化同時發(fā)生。

除了提高晶體管密度之外，納米片還有其他獨特的優(yōu)勢嗎？

Julien Ryckaert表示，對于 FinFET，它是四個鰭、三個鰭或兩個鰭，對吧？然而，對于納米片，您可以想象幾乎以連續(xù)的方式調(diào)制片材寬度。

現(xiàn)在，將其放入制造過程中非常困難。但是，將片材寬度從 25 nm 調(diào)整到 20 nm、15 nm 到 10 nm 的能力將為您提供另一個優(yōu)化 SoC 功率和性能的旋鈕（因為調(diào)整溝道寬度會影響晶體管的寄生電容）。因此，如果代工廠能夠掌握這項技術，無晶圓廠公司將能夠?qū)崿F(xiàn)更好的功耗與性能權衡。

只需要對工藝流程進行很少的改變即可實現(xiàn)調(diào)制，這就是為什么它需要一些時間才能變得可用。隨著 FinFET 耗盡，芯片行業(yè)開始將重點轉向其他創(chuàng)新，尤其是小芯片和先進封裝。

納米片晶體管會產(chǎn)生與 FinFET 相同的影響嗎？

Julien Ryckaert認為這只是不斷擴大的工具箱中的另一個工具，晶體管主導整個半導體路線圖的世界現(xiàn)在已經(jīng)結束了。

保持新器件的密度擴展非常重要，而獲得更緊湊的晶體管仍將是擴展的關鍵因素。

器件的空間乃至其性能的關鍵因素甚至不是由其溝道和晶體管本身的其他屬性決定的。但這同樣取決于您訪問設備的方式。三大代工廠擁有截然不同的中線 (MOL) 戰(zhàn)略，這表明它仍然有可能進行創(chuàng)新和引入新的解決方案。

未來，3D 芯片堆疊和類似小芯片的方法對于補充晶體管的路線圖也可能變得更加重要。納米片過渡的關鍵問題之一是，與 FinFET 相比，SRAM 無法擴展或很難擴展密度。因此，如果處理器的一半由 SRAM 組成，您可以假設該產(chǎn)品的一半將無法擴展。這不僅是不幸的，而且還將迫使芯片設計人員尋找其他解決方案來解決該瓶頸。

審核編輯：黃飛

?