半導體工業的最主要特征是工藝不斷進步，平均每隔幾年就要升級一次，帶動功耗和成本不斷下降，性能不斷提升。從180nm到130nm，再到90nm、65nm和45nm，這些略顯枯燥的數字使我們的生活正在加速進入充斥各種電子器件的數字時代。

　　在新的工藝節點上，當可編程邏輯，邏輯器件，也就是CPLD和FPGA廠商一次又一次在不久的將來65nm領域把電子設計行業專家和電子社群共同推出的榮譽帶回他們的總部的時候，我們不得不再次思索65nm究竟給這個行業帶來的是什么樣的變化，可編程邏輯解決方案為什么從以前的配角不斷地成為行業的熱點。

　　眾所周知，通信、儀器、工業、軍工、航天等許多市場具有小批量、多品種的特點，如果投入大量資源開發一顆專用的芯片，經濟上是非常不劃算的。另外，越來越多的企業意識到差異化的快速靈活生產才是生存和發展之道，但卻是高昂的芯片設計和制造成本卻阻礙了技術的創新。還好有FPGA，工程師可以用FPGA實現所需的功能和算法，這樣他們就不必受限于某種產品或某家廠商，而僅僅受限于他們的創造性思維。

　　FPGA要與其它類型的器件競爭，必須滿足低成本、低功耗、高性能的要求，采用先進工藝是最直接有效的辦法了。同時，由于FPGA芯片是一次研發投入，就可以用軟件編程的方式反復利用，讓眾多的客戶來分擔研發成本。因而FPGA廠商在采用先進工藝上可謂不遺余力。從130nm、90nm到65nm，每一次新的工藝制程的推進，都離不開他們的身影。

　　比如賽靈思的65nmVirtex-5,作為可編程領域最早推出且是目前唯一量產的65nm器件，就很具有相當的代表性。 宣稱“Innovation in the Heart”的賽靈思在新的65nmVirtex-5上， 采用了先進的3層不同厚度的氧化層技術降低漏電和靜電，通過1.0V的內核電壓和應變硅技術實現了更低的動態功耗并提升性能，用12層銅技術降低電容電壓以及鎳硅化物自動對準技術提升性能等。此外，Virtex-5還采用ASMBL架構和Express Fabric，并內置了溫度與電壓傳感器等技術，與前代90nm FPGA相比，速度平均提高30%，容量增加65%，動態功耗降低35%，靜態功耗不變，芯片面積減小了45%。Virtex-5具有6個獨立輸入的查找表(LUT)和新型對角互連結構，減少了邏輯層次，改進了構造塊之間的信號互連，使邏輯性能比上一代Virtex-4平均提高30%。賽靈思亞太區Virtex解決方案高級市場經理鄒志雄透露，65nm Virtex的價格有望比90nm器件下降20%～30%。

　　利用ExpressFabric架構的6輸入查找表，實現64位分布式RAM時，只需用一個邏輯單元，而以往的4輸入查找表則需要4個邏輯單元。

　　系統設計師當然喜歡高性能，可絕對討厭高功耗，如何在降低功耗的同時不犧牲速度和性能也是很大的挑戰。廠商為降低功耗，通常會采用較低的內核電壓，但內核電壓下降會犧牲速度，如內核電壓從1.1V下降到0.9V，速度將會降低17%。鄒志雄解釋道，Virtex-5通過擴大硅分子間距，在采用1.0V電壓時并沒有增加漏電流，也沒有犧牲速度與性能，在性能和功耗之間取得了很好的平衡。

　　高速信號處理與串行傳輸

　　手機是數字式的，家電是智能的，高清電視可以掛墻上了，我們身邊可以找到的純模擬信號的產品日漸稀少，所有的產品一定要粘上數字兩個字才夠時髦。數字世界的核心要義是實現數字信號的處理，包括變換、濾波、編解碼等操作，可以用MCU、DSP、FPGA、硬連線邏輯等多種方式來實現。硬連線邏輯的處理效率最好，但靈活性最差，開發十分復雜，只能適應一種媒體格式和固定的操作，無法滿足支持多種媒體格式的要求，基本上已被淘汰。MCU的強項是控制，對數字信號處理的能力有限，對數據量有限的應用還可以應付。從名字上就可以知道，DSP最適合數字信號處理，如語音、視頻、圖像，而且DSP的架構相對精簡，易于提高時鐘頻率。DSP的性能受很多固定硬件架構的限制，如總線性能瓶頸、固定數量的乘法累加(MAC)模塊、固定存儲器、固定硬件加速模塊和固定數據帶寬等。因此DSP的這種固定硬件架構對于許多要求定制DSP功能實現的應用來說并不適用。FPGA最大的優勢是并行處理，在同一時間能處理大量不同的任務，因而在涉及到復雜計算時可把DSP的一些任務卸載到FPGA中處理。

　　隨著電信網、廣播電視網和計算機通信網的相互滲透、互相兼容，并逐步整合成為統一的信息通信網絡，對計算處理能力的要求越來越高，這時僅靠DSP又難以承擔，常采用DSP+FPGA的方式實現系統邏輯復用及合并、實現新外設或總線接口以及信號處理鏈中的性能加速。

　　FPGA本身的處理性能在不斷提高，在很多應用中大有取代DSP之勢，尤其是在一些標準不斷演進的通信系統中。FPGA可配置DSP片段來實現復用器、計數器、乘法累加器、加法器和很多其它功能，這些都不需要占用邏輯結構資源。FPGA還具有高的片上存儲器帶寬、大量I/O帶寬以及高度的靈活性，可以在更低的功耗下提供高性能的可編程DSP功能，同時還能降低系統成本和減小電路板面積。系統設計師可以用一片或幾片FPGA開發出一塊原本要數十塊DSP和可能多塊電路板才能實現的電路板。因為FPGA支持在相同封裝內的縱向移植，因此只需要更換不同規格的器件，就可以在同一個電路板設計上實現從低端到高端的功能。特別是對那些處理高速數據的多通道應用，FPGA可實現每時鐘周期數百浮點乘法，這比最快的DSP快數倍。

　　以Virtex-5 SXT FPGA為例，該器件增強的DSP邏輯片(DSP48E)包括一個25x18位乘法器、一個48位第二級累加和算法運算單元以及一個可擴展到96位的48位輸出。更寬的數據路徑和輸出可支持更廣泛的動態范圍和更高的精度，同時還優化了對單精度浮點運算的支持，而所消耗的資源只有90nm FPGA的一半。DSP48E邏輯片還包括了集成的層級路由，支持550MHz全速下的并行處理，利用640個DSP48E塊可提供352GMAC的處理能力。其它功能還包括一個獨立的C寄存器和一個擴展的第二級，這個第二級支持SIMD運算和模式檢測，能夠更高效地完成DSP實現。Virtex-5的DSP48E邏輯片可實現各種加速算法，可實現DSP功能的更高程度的集成，比以前Virtex器件的功耗更低。

　　FPGA還具有MCU和DSP所不具有的特性，那就是高速的硬件加密功能。由于FPGA是并行架構，可以同時對許多位數據進行加密。Virtex-5支持AES加密，基于軟件的比特流加密和片上比特流解密邏輯使用了專用存儲器來存儲256位加密鑰。

　　ML506入門級DSP開發板

　　目前電子行業的一個熱門話題是串行通信，主要是由于串行通信能夠避免并行通信中的信號間串擾問題，可以實現非常高的通信速率，如SATA 2的傳輸速率高達300MB/s，PCI Express 2.0的速度可達到500MB/s。

　　65nm的先進工藝使晶體管的開關速度更快，從而支持更高的傳輸速率。Virtex-5系列中的SXT平臺有16個低功耗3.2Gbps RocketIO串行收發器，該串行收發器支持CPRI/OBSAI、HD/SDI、Serial RapidIO、PCI Express以及千兆位以太網等標準協議。內建的協議模塊和接口直接提供對PCI Express和千兆位以太網的支持。

　　Virtex-5 LXT FPGA整合了串行收發器、內置式PCI Express端點模塊和以太網媒體訪問控制器模塊，PCI Express端口已通過了PCI SIG V1.1版測試。Virtex-5的收發器具有先進的發射和接收均衡性能，還有預加重、自適應抖動等功能，能實現出色的信號完整性，使眼圖的張開度最大化。用戶還可以利用開發和調試工具、設計套件、IP、特性報告等快速構建標準兼容型串行接口。

　　商業和技術開發模式的轉變

　　在2005年90nm工藝大規模應用的時候，有眾多的公司宣布采用90nm工藝量產其產品，這些公司包括Intel、AMD、TI、NXP、Freescale、IBM、ATI、NEC、三星和賽靈思，而現在，僅有Intel、AMD、IBM、三星、Nvidia和賽靈思等幾家公司宣布采用65nm工藝進行量產了。

　　盡管人們熱衷于談論工藝尺寸的問題，但實際投產的65nm芯片設計的數量遠比想像得少，原因很簡單，不劃算。雖然工藝每升級一次，就能使晶圓的制造成本降低一半，卻會使芯片的開發成本上升2倍、3倍甚至更多，而且是呈指數上升的。如65nm芯片的開模費高達400萬美元，而45nm芯片的開模費更會達到900萬美元。相比于開模費，更先進工藝的研發費用更會高得讓人咋舌，設計一款45nm的芯片可能要燒掉2～5億美元。別說是ASIC廠商，就是ASSP廠商可能都無力負擔這筆巨額開支，這也是半導體業界的聯合設計、聯合研發日漸增多的緣由。只有那些能在眾多客戶和設計間分攤成本的芯片企業才能承擔越來越昂貴的芯片制造和設計費用?？梢灶A見的是，未來采用45nm、32nm甚至22nm的廠商名單只會越來越短，最先進工藝的IC設計只能是少數大佬們的對手戲了。

　　而這對FPGA廠商來說則是一種優勢。鄒志雄解釋道，可編程器件，由于其工藝特點和商業模式，實際上是讓眾多的客戶和FPGA廠商一起來承擔這些巨額的研發費用。例如賽靈思有2萬多客戶，大家共同分攤45nm的2億美元成本，這樣實際上每個公司僅需承擔1萬美元，無疑就分擔了風險。無晶圓代工模式就是由賽靈思率先發起的，這種分擔技術風險的商業模式使FPGA的發展前景極為廣闊。

　　在一些出貨量極大的市場上，65nm的FPGA在成本上與90nm、130nm的ASIC/ASSP芯片并沒有優勢。如果FPGA的工藝能進入到32nm以下，老工藝的ASIC/ASSP芯片在成本上就會落得下風。再考慮到芯片開發的風險和成本，以及未來市場的不確定性，ASIC/ASSP的設計會逐漸減少，系統廠商必須求助于FPGA來完成設計，一些傳統的IC設計業也可能讓位基于FPGA的系統設計。

　　目前，可編程解決方案供應商在積極與代工伙伴一起在研發45nm的FPGA，32nm和22nm的FPGA也在計劃當中。未來的FPGA還可以將閃存、嵌入式處理器等其他器件整合進來，實現混合工藝與混合電壓，讓FPGA變成一塊“虛擬母板”，工程師可以直接進行混合信號的設計。換句話說，系統廠商不必再等IC供應商設計出所需的芯片，它們完全可以在FPGA上實現完整的系統功能。傳統的電子系統開發模式在工藝不斷進步的FPGA的力推下可能遭到徹底顛覆。

　　量產是信心的符號

　　自2006年5月15日推出65nm Virtex-5 FPGA平臺以來，賽靈思公司已向市場發售了基于三款平臺(LX、LXT和SXT)的13種器件。其中兩款LX50和LX50T目前可量產供貨，其它型號很快就可進入量產。

　　在從推出樣片到量產的一年里，賽靈思在高低溫測試、ESD保護以及開發工具、參考設計等方面做了大量工作。鄒志雄特別強調：“量產的FPGA意味著客戶現在可以放心地大量采用65nm FPGA進行整機產品制造。嚴格的內部工藝流程控制以及與代工廠合作伙伴的密切協作，使65nm工藝的良率達到了令人滿意的程度?！睘榱俗寫迷O計工程師更方便、快捷地開發基于Virtex-5的設計，賽靈思對軟件和整體解決方案進行了多優化，提供免費的設計工具、針對應用而優化過的協議開發套件、通用開發板以及參考設計。

　　此外，賽靈思采用雙代工廠策略以確保供應穩定性。UMC和東芝均通過了嚴格的認定流程和NPI(新產品引入)評估。NPI評估包括工藝評估(缺陷密度、線產量、周期以及量產關鍵要素等)、驗證和特性評估、量產合作認定評估(內容部量產合格認定結果和量產計劃)、封裝/組裝評估、最終測量產量和故障覆蓋評估以及物流和產品計劃評估等，從而為順利量產打下了良好的基礎。雙代工廠的策略也有助于實現產能擴張，在一家代工廠出現產能瓶頸的時候，可以利用另一家代工廠的富裕產能滿足市場的需求。雙代工廠的潛在風險是兩家代工廠的工藝不會完全一致，不過這可以通過嚴格的測試和驗證來解決，保證客戶拿到的最終產品的性能參數在容差范圍內。

　　“時機即是商機?！痹诹慨a時間上已經足足領先最接近競爭對手一年半時間的賽靈思公司，正以“獨一無二”的氣勢吸引著致力于差異化和行業領先地位的高端擁護。 而與此同時，對于采用65nm解決方案的客戶來說，也意味著客戶能有更多的利潤和更大的成功機會。要知道，提前一年搶占市場也許就會使后來者徹底出局。

?