如果在設計中有不只一組電源，那可以在電源層中使用內層分割來分配電源網絡。這里要用到的命令是：PLACE-SPLIT PLANE,在出現的對話框中設定圖層，并在CONNECT TO NET處指定此次分割要分配的網絡，然后按照鋪銅的方法放置分割區域。放置完成后，在此分割區域中的有相應網絡的孔將會自動生成花孔焊盤，即完成了電源層的電氣連接?？梢灾貜筒僮鞔瞬襟E直到所有電源分配完畢。當內電層需要分配的網絡較多時，做內層分割比較麻煩，需要使用一些技巧來完成。

　　此處還需要注意一個問題：PROTEL中有兩種大銅皮的電氣連接方式(不包括PLACE FILL),一種為POLYGON PLANE,即普通的覆銅，此命令只能應用于正片層，包括TOP/BOT/MIDLAYER，另一種為 SPLIT PLANE,即內電層分割，此命令只能應用于負片層即INTERNAL PLANE。應注意區分這兩個命令的使用范圍。修改分割鋪銅的命令：EDIT-MOVE-SPLIT PLANE VERTICES

　　◇ 避免在PCB邊緣安排重要的信號線，如時鐘和復位信號等。

　　◇ 將PCB上未使用的部分設置為接地面。

　　◇ 機殼地線與信號線間隔至少為4毫米。

　　◇ 保持機殼地線的長寬比小于5:1，以減少電感效應。

　　◇ 用TVS二極管來保護所有的外部連接。

　　◇ 已確定位置的器件、線等用LOCK功能將其鎖定，使之以后不被誤動。

　　◇ 高低壓線路應分隔放置，之間的距離應在3.5mm以上;許多情況下為避免爬電，還在印制線路板上的高低壓之間開槽。

　　◇ 導線的寬度最小不宜小于0.2mm(8mil)，在高密度高精度的印制線路中，導線寬度和間距一般可取12mil。

　　◇ 當銅箔厚度為50μm、導線寬度1～1.5mm、通過電流2A時，溫升很小。

　　◇ 在DIP封裝的IC腳間走線，可應用10-10與12-12原則，即當兩腳間通過2根線時，焊盤直徑可設為50mil、線寬與線距都為10mil，當兩腳間只通過1根線時，焊盤直徑可設為64mil、線寬與線距都為12mil。

　　◇ 焊盤孔徑：通常情況下以金屬引腳直徑值加上0.2mm作為焊盤內孔直徑，如電阻的金屬引腳直徑為0.5mm時，其焊盤內孔直徑對應為0.7mm。而焊盤直徑取決于內孔直徑，如下表：

　　△ 當焊盤直徑為1.5mm時，為了增加焊盤抗剝強度，可采用長不小于1.5mm，寬為1.5mm和長圓形焊盤，此種焊盤在集成電路引腳焊盤中最常見。

　　△ 對于超出上表范圍的焊盤直徑可用下列公式選?。?/p>

　　直徑小于0.4mm的孔：D/d=0.5～3 ;直徑大于2mm的孔：D/d=1.5～2 ;式中：(D-焊盤直徑，d-內孔直徑)

　　◇ 焊盤邊緣到印制板邊的距離要大于1mm，這樣可以避免加工時導致焊盤缺損。

　　◇ 焊盤補淚滴：當與焊盤連接的走線較細時，要將焊盤與走線之間的連接設計成水滴狀，這樣的好處是焊盤不容易起皮，而是走線與焊盤不易斷開。

　　◇ 相鄰的焊盤要避免大面積的銅箔，因散熱過快會導致不易焊接。 可以采用星型連接，即保證連接的低阻抗又便于焊接。

　　◇ 大面積敷銅：印制線路板上的大面積敷銅常用于兩種作用，一種是散熱，一種用于屏蔽來減小干擾。大面積敷銅上應有開窗口，加散熱孔，應將其開窗口設計成網狀。

　　◇ 印制線路板的厚度應根據印制板的功能及所裝元件的重量、印制板插座規格、印制板的外形尺寸和所承受的機械負荷來決定。多層印制板總厚度及各層間厚度的分配應根據電氣和結構性能的需要以及覆箔板的標準規格來選取。常見的印制線路板厚度有0.5mm、1mm、1.5mm、2mm等。

　　◇ PCB尺寸面積過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。電路板面尺寸大于200x150mm時.應考慮電路板所受的機械強度。但實際情況是設計者選用了一定的殼體容積，從而必須在一定形狀的板上完成所有的功能。在保證各種性能完整穩定的同時，有可能還要考慮到放置一些擴展功能部件，這就對設計者提出了更高的要求，在關鍵功能芯片封裝選擇、功率計算、散熱等方面都要綜合考慮。

　　◇ 盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量離。

　　◇ 某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。

　　◇ 重量超過15g的元器件、應當用支架加以固定，然后焊接。那些又大又重、發熱量多的元器件，不宜裝在印制板上，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離發熱元件。

　　◇ 根據印制線路板電流的大小，盡量加租電源線寬度，減少環路電阻。同時、使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。

　　◇ 地線設計的原則：

　?、贁底值嘏c模擬地分開。低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地。高頻電路宜采用多點串聯接地，地線應短而租，高頻元件周圍盡量用柵格狀大面積地箔。

　?、诮拥鼐€應盡量加粗。若接地線用很細的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應將接地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2~3mm以上。

　　③接地線構成閉環路。只由數字電路組成的印制板，其接地電路布成閉環路大多能提高抗噪聲能力。

　　◇ 退藕電容配置，配置原則是：

　?、匐娫摧斎攵丝缃?0 ~100uf的電解電容器。如有可能，接100uf以上的更好。

　?、谠瓌t上每個集成電路芯片都應布置一個0.1uf的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1 ~ 10uf的鉭電容。

　?、蹖τ诳乖肽芰θ?、關斷時電源變化大的器件，如 ram、rom存儲器件，應在芯片的電源線和地線之間直接入退藕電容。

　?、茉谟≈瓢逯杏薪佑|器、繼電器、按鈕等元件時.操作它們時均會產生較大火花放電，必須采用rc 電路來吸收放電電流。一般 r 取 1 ~ 2k，c取2.2 ~ 47uf。

　　◇ CMOS管腳的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。

　　◇ 凡能不用高速邏輯電路的就不用;在電源與地之間加去耦電容;注意長線傳輸中的波形畸變。