色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

您好,歡迎來電子發燒友網! ,新用戶?[免費注冊]

您的位置:電子發燒友網>源碼下載>VHDL/Verilog/EDA源碼>

ISE環境下基于Verilog代碼的仿真測試pdf下載

大小:311KB 人氣:1 2018-02-24 需要積分:3
{$username}的空間

用戶級別:注冊會員

貢獻文章:

貢獻資料:

ISE環境下基于Verilog代碼的仿真測試

ISE 環境下基于 Verilog 代碼的仿真測試 在 Verilog 源代碼編寫完畢后,需要編寫測試平臺來驗證所設計的模塊是否 滿足要求。ISE 軟件提供了兩種測試平臺的建立方法,一種是使用 HDL Bencher 的圖形化波形編輯功能編寫,即波形圖仿真;另一種就是利用 HDL 語言,即代 碼仿真。由于后者功能更加強大,所以這里舉例介紹基于 Verilog 語言的測試平 臺建立方法。 本例為一個計數分頻時序電路,主要是將 10MHz 的時鐘頻率分頻為 500KHz 的時鐘,源代碼的編寫過程中需要定義一個計數器,以便準確獲得 1/20 分頻。

第一步:建立工程后,編寫如下源代碼:

module fenpin(RESET,F10M,F500K);

input F10M,RESET; output F500K;

reg F500K;

reg[7:0] j;

always@(posedge F10M)

if(!RESET)

begin F500K<=0;

j<=0;

end

else

begin if(j==19) begin j<=0; F500K<=~F500K;

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

用戶評論

      ?
      主站蜘蛛池模板: 欲香欲色天天天综合和网 | 色综合a在线 | 亚欧日韩毛片在线看免费网站 | 第一精品福利导福航 | 国产亚洲欧美ai在线看片 | 精品午夜久久影视 | 久久这里只精品国产99re66 | ebc5恐怖5a26房间 | 受被攻做到腿发颤高h文 | 三级黄色在线免费观看 | 欧美日韩一区二区三区四区 | 又黄又粗又爽免费观看 | 久久学生精品国产自在拍 | 成年人视频在线免费观看 | 最新国产精品视频免费看 | 中文字幕无线手机在线 | 中文字幕在线观看国产 | 国产国拍亚洲精品av麻豆 | 韩国女人高潮嗷嗷叫视频 | 国内外成人免费在线视频 | 青青草A在在观免费线观看 青青草AV国产精品 青青草 久久久 | 久久久精品3d动漫一区二区三区 | 日韩欧美成人免费中文字幕 | 国产精品成人无码免费视频 | 91九色网址 | 97成人在线 | 一一本之道高清视频在线观看中文字幕 | 免费精品美女久久久久久久久久 | 天天操人人射 | 欧美牲交A欧美牲交 | 欧美一区二区视频97色伦 | 爱情岛论坛免费在线观看 | 99精品在线看 | 免费 高清 中文在线观看 | 秋霞电影网午夜免费鲁丝片 | 中文字幕人成人乱码亚洲AV | 美女扒开尿孔 | 和老外3p爽粗大免费视频 | 热思思 | 男同志china免费视频 | 日本久久精品免视看国产成人 |