是什么讓晶體管替代具有吸引力？

這些發展背后的驅動力是內存單元面積的減少。存儲器元件可以直接堆疊在一個 “選擇器 ”之上，該選擇器根據單元上施加的電壓來傳遞或阻止電流。選擇器本身比晶體管小，因為它只是電極之間堆疊的一層。沒有晶體管也消除了直接在硅基板上構建存儲陣列的限制，使多層疊加形成 3D 存儲陣列成為可能。此外，通常圍繞著存儲器陣列的電路現在可以放在陣列的下方，進一步節省芯片面積。

閾值的開關（threshold switching）的簡要說明

閾值開關以多種形式出現已經有一段時間了，但在 1968 年斯坦福·奧夫希斯基發表了他對無序半導體中開關行為的觀察后得到了特別的關注。特別是，相變存儲器包括非晶態硫系化合物的使用，它們表現出以下有趣的行為：

（1）非晶硫族化物直到達到足夠高的電壓 （達到閾值電壓（Vth）為止）都保持很高的電阻 ；

（2）達到閾值電壓時，材料進入極導電（“ ON”）狀態，并且降低了材料兩端的電壓；

（3）材料保持導電狀態，直到其兩端的電壓降低到 保持電壓 （Vh）以下，該電壓是維持最小保持電流 （Ih）所需的電壓 。此時，它返回到初始高電阻（“ OFF”）狀態。

這種行為可以用下面的 I-V 曲線來表示：

圖 1 所示。閾值開關的 I-V 曲線 藍色：OFF-to-ON 紅色：ON-to-OFF

已經發現有多種材料可以實現閾值開關。此外，許多機制也被發現與這種開關一致。

金屬 - 絕緣體轉換

電熱效應

化學（離子）物種的運動

小極化子的消失

有序到無序轉換

無論涉及何種機制，閾值開關的特殊特性，特別是“回跳”的發生，即達到 Vth 后電壓的突然降低，都會對閾值開關的使用產生重要影響。

閾值開關只能用于基于特定電阻的存儲器閾值開關涉及在相隔幾個數量級的電流之間進行切換。結果， 與閾值開關串聯連接的任何存儲元件也必須能夠傳導相當大的電流。這排除了使用絕緣體的普通電荷存儲存儲器，例如 DRAM 或 Flash。相變存儲器是閾值開關的更常見使用。

閾值開考慮到電流要求由于導通狀態下的電流浪涌可能非常劇烈，因此必須將與閾值開關串聯的限流元件以使電流保持在規格范圍內。這可以是固定電阻，也可以是有源器件，例如二極管或晶體管。此操作的細節非常微妙。最初，單元上的電壓全部處于關閉狀態的閾值開關上。一旦接通，開關上的電壓就會降低，因此電壓平衡必須落在限流元件上。限流元件的 IV 確定流過多少電流。

圖 2. 閾值開關單元需要一個限流元件，例如電阻器，以限制電流達到破壞性水平。

讀取電流必須超過保持電流為了保持導通狀態，閾值開關必須繼續通過大于保持電流 Ih 的電流。當讀取電阻式存儲元件時，閾值開關需要為 ON，因此會有最小的讀取電流。

最小讀取電流還對在存儲元件受到干擾（即從一種電阻狀態意外改變為另一種電阻狀態）之前可以讀取該單元多少次設置了限制。稍后將再次討論。

閾值開關的啟動

一些閾值開關需要一個啟動步驟。同樣，閾值電壓從其初始值下降，最終可以恢復到初始值。這里主要關注的是它是否下降得足夠多，以至于半選擇單元電壓實際上可以打開閾值開關。

電壓裕度可能會很嚴格

由于閾值開關存儲器單元將排列在一個交叉點陣列中，因此工作電壓將被相應地設計。圖 3 顯示了最常用的半選擇方案，其中與選定單元相同的行或列中的未選定單元必須接收選定單元所接收電壓的一半。

圖 3. 交叉點陣列偏置方案，通過使用閾值開關存儲單元實現。左：半選擇方案。右：第三選方案。圓圈表示選定的單元格。

在這種情況下，最大單元工作電壓是閾值電壓 Vth 的兩倍。對于第三選擇方案，未選中的單元都將在選中單元上接收+/- 1/3 的電壓。因此，最大工作電壓為閾值電壓 Vth 的 3 倍。注意，讀取和寫入單元的電壓必須落入允許的范圍內：（Vth，2Vth）用于半選擇，（Vth，3Vth）用于第三選擇。由于半選擇方案中的讀取電壓將超過寫入電壓的一半，因此讀干擾的可能性極高。即使對于第三選擇方案，在大型陣列中，讀取電壓仍超過寫入電壓的 1/3，仍然構成重大風險，因為讀取電壓實際上將接近寫入電壓的 40％。為了減輕這種情況，讀脈沖應該非常短，絕對比寫脈沖短得多。

基于閾值切換的內存成本

最終，一種特定的存儲技術能否被廣泛接受，取決于它的成本能否有效地降低。閾值開關提供了一個重要的起點，因為它們比晶體管占用的空間更小。此外，它們不存在通常的晶體管縮放問題，如摻雜引起的短通道效應和接觸電阻依賴。一個更大的優點是大電流密度（》 10 MA / cm2）。

1X nm DRAM 的單元大小為 0.0026 um2，而 3D XPoint 內存的單元大小為 0.00176 um2，這表明閾值切換單元已經具有單元尺寸優勢。未來 0.02 um x 0.02 um 的單元密度相當于 100 層 0.2 um x 0.2 um 的 3D NAND 單元電池，這是目前最先進的單元密度。一個更大的 0.04 um x 0.04 um 的單元需要 4 層堆疊才能達到同樣的密度。因此，將閾值開關縮放至 10 nm 將極大地推動其成為主流。，如上所述，還需要準備連接到閾值開關的基于電阻的存儲元件。因此，用閾值開關取代存儲器單元中的晶體管，需要廣泛接受基于電阻的存儲器作為電荷型存儲器的替代品。