SRAM六管結構的工作原理

注：其實CMOS靜態反相器等價于一個非門！SRAM cell 6T等價于SR鎖存器（也就是RS觸發器）

6T：指的是由六個晶體管組成，如圖中的M1、M2、M3、M4、M5、M6.

SRAM中的每一bit存儲在由4個場效應管（M1， M2， M3， M4）構成兩個交叉耦合的反相器中。另外兩個場效應管（M5， M6）是存儲基本單元到用于讀寫的位線（Bit Line）的控制開關。

SRAM的設計

一個SRAM基本單元有0 and 1兩個電平穩定狀態。

SRAM基本單元由兩個CMOS反相器組成。兩個反相器的輸入、輸出交叉連接，即第一個反相器的輸出連接第二個反相器的輸入，第二個反相器的輸出連接第一個反相器的輸入。這實現了兩個反相器的輸出狀態的鎖定、保存，即存儲了1個位元的狀態。

除了6管的SRAM，其他SRAM還有8管、10管甚至每個位元使用更多的晶體管的實現。 這可用于實現多端口（port）的讀寫訪問，如顯存或者寄存器堆的多口SRAM電路的實現。

一般說來，每個基本單元用的晶體管數量越少，其占用面積就越小。由于硅芯片（silicon wafer）的生產成本是相對固定的，因此SRAM基本單元的面積越小，在硅芯片上就可以制造更多的位元存儲，每位元存儲的成本就越低。

內存基本單元使用少于6個晶體管是可能的— 如3管［5］［6］ 甚至單管，但單管存儲單元是DRAM，不是SRAM。

訪問SRAM時，字線（Word Line）加高電平，使得每個基本單元的兩個控制開關用的晶體管M5與M6開通，把基本單元與位線（Bit Line）連通。位線用于讀或寫基本單元的保存的狀態。雖然不是必須兩條取反的位線，但是這種取反的位線有助于改善噪聲容限。

SRAM的操作

SRAM的基本單元有3種狀態：standby （電路處于空閑）， reading （讀）與writing （修改內容）。

SRAM的讀或寫模式必須分別具有“readability”（可讀）與“write stability”（寫穩定）。

Standby

如果字線（Word Line）沒有被選為高電平， 那么作為控制用的M5與M6兩個晶體管處于斷路，把基本單元與位線隔離。由M1 – M4組成的兩個反相器繼續保持其狀態，只要保持與高、低電平的連接。

Reading

假定存儲的內容為1， 即在Q處的電平為高。 讀周期之初，兩根位線預充值為邏輯1， 隨后字線WL充高電平，使得兩個訪問控制晶體管M5與M6通路。第二步是保存在Q的值傳遞給位線BL在它預充的電位，而瀉掉（BL非）預充的值，這是通過M1與M5的通路直接連到低電平使其值為邏輯0 （即Q的高電平使得晶體管M1通路）。 在位線BL一側，晶體管M4與M6通路，把位線連接到VDD所代表的邏輯1 （M4作為P溝道場效應管，由于柵極加了（Q非）的低電平而M4通路）。 如果存儲的內容為0， 相反的電路狀態將會使（BL非）為1而BL為0. 只需要（BL非）與BL有一個很小的電位差，讀取的放大電路將會辨識出哪根位線是1哪根是0. 敏感度越高，讀取速度越快。

Writing

寫周期之初，把要寫入的狀態加載到位線。如果要寫入0，則設置（BL非）為1且BL為0。隨后字線WL加載為高電平，位線的狀態被載入SRAM的基本單元。這是通過位線輸入驅動（的晶體管）被設計為比基本單元（的晶體管）更為強壯，使得位線狀態可以覆蓋基本單元交叉耦合的反相器的以前的狀態！