了解圍繞這種數字通信技術的雙倍數據速率 （DDR） 內存關鍵概念和應用，該技術在一個時鐘周期內傳輸兩個數據字。

與并行數據傳輸相比，串行數據傳輸具有重要優勢，在許多系統中，這些優勢足以證明添加電路是合理的： 序列化和反序列化 并行數據，以便可以作為串行數據傳輸。然而，計算機內存是并行數據傳輸仍然普遍存在的一個應用領域。因為他們可以讀寫很多 數字信號 同時，并行接口速度很快，設計人員一直在尋找使其更快的方法。

實現數據傳輸速率大幅提高的一種古老但仍然相關的技術稱為雙泵浦，此功能將內存系統轉變為雙倍數據速率 （DDR） 內存系統。“單泵浦”存儲器系統采用歷史悠久的策略，將數據從一個IC同步移動到另一個IC。基本上，邏輯信號每個時鐘周期變化一次，并由接收器在時鐘的上升沿或下降沿進行采樣。在此方案中，單詞傳輸的速率不能超過時鐘頻率。

例如，如果您的時鐘以 133 MHz 運行，則（理想情況下）每秒可以傳輸 1.33 億字。請注意，位傳輸速率取決于系統架構，因為不同的計算系統使用不同的字長——8 位、16 位等。雙泵浦系統可以在 133 MHz 時鐘下實現 266 MT/s（每秒數百萬次傳輸）。

在本文中，我們將了解單數據速率接口和雙數據速率接口之間的差異、使用 DDR 的原因及其應用。

SDR 與 DDR：單數據速率和雙數據速率接口

圖1所示的時序圖是單個數據速率存儲器接口的示例。?

圖1. 單個數據速率存儲器接口的示例。圖片 [修改] 使用由 德州儀器

首先，使用EM_BA信號選擇存儲庫，并通過EM_A信號建立行和列地址。數據字D1、D2、D3和D4輸出在EM_D引腳上。請注意一個數據字如何占據EM_CLK信號的整個周期。?

下一個時序圖（圖2）將介紹雙倍數據速率接口。

圖2. 雙倍數據速率接口的示例。圖片由 微米

“DQ”線表示數據信號，陰影區域之間的無陰影X形區域表示從一個單詞到下一個單詞的過渡。您可以看到每個單詞只需要一個完整時鐘周期的一半。請記住，此芯片使用 微分 時鐘，這就是為什么時序圖有一個 CK 信號和一個互補的 CK# 信號。

動機：為什么要將數據速率提高一倍？

您可能想知道為什么工程師在為 DDR 信令創建新邏輯時會遇到麻煩，而他們本可以增加 時鐘頻率 兩倍。對這一決定的主要解釋包含在代表無數小時高速研發的兩個詞中：信號完整性。

高頻信號（相對于給定技術時代或應用場景的限制來理解“高頻”）是電路板設計人員非常震驚的根源。這些信號：

由于信道帶寬有限而導致的更多色散

需要更多功耗

更容易患 電容耦合 和 反射,

更有效地從任何PCB上存在的各種無意天線進行輻射

使用測試設備進行表征和故障排除也更加困難。例如，示波器的模擬和數字帶寬有限，隨著頻率的增加，它會在波形中引入更多的失真。

因此，在嘗試實現更高的時鐘速率之前，從現有時鐘速率中提取盡可能多的吞吐量是有意義的。通過從單個數據速率接口遷移到DDR接口，設計人員可以在不改變系統最大信號頻率的情況下顯著提高數據傳輸速率。即使數據信號的最大頻率增加了兩倍，所有這些都可以完成，這個新的數據頻率并不高于以前的時鐘頻率。

DDR 內存應用

雙泵浦是已在各種并行數據傳輸接口中使用的通用功能。甚至高速數據轉換器也采用了這種技術。在 模數轉換器 （ADC） 例如，圖3所示的時序圖，一個樣本在一個完整時鐘周期所需的時間內數字化，但數字輸出使用DDR時序，因為每個輸出上多路復用了兩個數據位。?

圖3. 示例ADC時序圖，其中顯示的所有信號均為差分信號。圖片由 模擬/線性技術

但是，DDR并行傳輸仍然與SDRAM（同步 動態隨機存取存儲器） 用于計算系統。幾十年來，工程師們一直在努力提高計算機移動和處理數字數據的速度，DDR信號使他們能夠將吞吐量翻倍，同時保持當時可行的最大時鐘頻率。

1998年發布的第一代DDR SDRAM支持高達200 MHz的時鐘頻率和高達400 MT/s的相應傳輸速率。然后是DDR2，DDR3，DDR4，最后是我們目前使用的DDR5。DDR5 的最大傳輸速率超過 7 GT/s。

在 DDR 內存中奠定基礎

DDR計算機內存的開發是一個相對漫長的過程，這證明了我們在本介紹性文章中沒有研究的許多復雜性和設計挑戰。盡管如此，我希望您現在了解DDR數字通信的基本前提。