Storage-5---并行Nand Flash

引言：并行Nand Flash是中等容量存儲方案的理想選擇，相比于SPI Nand Flash，性能更優(yōu)，但體積較大，使用并沒有后者廣泛，多使用在嵌入式，物聯(lián)網(wǎng)，工業(yè)等領域。

1.結(jié)構

并行Nand Flash的結(jié)構如圖5-1所示，雖然eMMC也是并行Nand Flash的一種，但二者不能混為一談，接口和遵循的標準都不相同。

圖5-1：并行Nand Flash基本結(jié)構

并行Nand Flash由存儲陣列、頁緩沖器、編碼器，地址計量、數(shù)據(jù)緩沖器、邏輯控制器、接口幾大部分構成，同時容量的擴展也支持多片疊封如圖5-2。增強的體系結(jié)構和接口，支持高速緩存程序功能，允許在將數(shù)據(jù)寄存器復制到閃存陣列時將數(shù)據(jù)插入高速緩存寄存器。當長文件被寫入存儲器時，這種流水線程序操作提高了程序吞吐量，還實現(xiàn)了緩存讀取功能。當連續(xù)頁面必須流式傳輸時，此功能可以顯著提高讀取吞吐量。

圖5-2：雙片疊封的并行Nand Flash

2.接口

并行Nand Flash的I/O引腳（IO[0:7]或者IO[0:15]）用于輸入命令、地址和數(shù)據(jù)，并在讀取操作期間輸出數(shù)據(jù)，所以并行Nand Flash不是全雙工傳輸，某一時刻只能是輸入或者輸出。當芯片被取消選擇或輸出被禁用時，I/O引腳浮動到高Z。并行Nand Flash數(shù)據(jù)線寬度可選x8或者x16，信號線模式有非同步Asynchronous和Synchronous同步兩種，數(shù)據(jù)采集模式：SDR/DDR，引腳及其定義功能如下：

CE#：片選，如果沒有檢測到CE信號有效，那么Nand Flash設備將保持待機模式，不對任何控制信號做出響應。

WE#：寫使能，WE#負責將數(shù)據(jù)、地址或命令寫入Nand Flash設備中。

RE#：讀使能，RE#允許數(shù)據(jù)輸出數(shù)據(jù)緩沖器。

CLE：命令鎖存使能，當CLE為高時，在WE#信號的上升沿，命令被鎖存到Nand Flash命令寄存器中。

ALE：地址鎖存使能，當ALE為高時，在WE#信號的上升沿，地址被鎖存到Nand Flash地址寄存器中。

I/O[7:0]：數(shù)據(jù)總線（針對x16部件的輸入/輸出[15:0]）

WP#：寫保護

R/B#：就緒/忙

如果并行Nand Flash器件忙于擦除、編程或讀取操作，R/B#信號將變低（R/B#信號為漏極開路，需要采用上拉電阻）。

3.傳輸速度和容量

并行Nand Flash非標/ONFI標容量可以做到8Gb，順序讀取速度可以做到25ns。它還結(jié)合了從一個頁面到另一個頁面的回拷貝程序功能，而無需將數(shù)據(jù)傳輸?shù)酵獠烤彌_存儲器或從外部緩沖存儲器傳輸數(shù)據(jù)，從而允許優(yōu)化缺陷塊管理，例如當頁面編程操作失敗時，數(shù)據(jù)可以直接編程到同一陣列部分內(nèi)的另一個頁面中，而無需耗時的串行數(shù)據(jù)插入階段。

圖5-3：SLC Nand物理結(jié)構

圖5-3是并行Nand Flash的物理結(jié)構，存儲陣列由2048（2Gb）個可單獨擦除的2112×64字節(jié)塊組成。其中預留區(qū)域64x8列位于列地址2048~2111之間，2112字節(jié)的數(shù)據(jù)寄存器連接到存儲器單元陣列，用于在頁讀取和頁編程操作期間在I/O緩沖器和存儲器之間進行數(shù)據(jù)傳輸，編程和讀取操作以頁為基礎執(zhí)行，而擦除操作以塊為基礎執(zhí)行。

4.基本工作過程

并行Nand Flash的地址使用8個I/O多路復用傳輸，這樣可以保持主板設計的一致性，大大減少了引腳數(shù)量，還可以支持系統(tǒng)升級到更高的容量。

并行Nand Flash通電時自動讀取，當WE#變低，命令、地址和數(shù)據(jù)都通過I/O寫入，而CE#變低，這些都會被鎖定在WE#的上升邊緣。命令鎖存器使能（CLE）和地址鎖存器啟用（ALE）分別用于通過I/O引腳多路傳輸命令和地址。有些命令需要一個總線周期，例如重置命令、狀態(tài)讀取命令等只需要一個循環(huán)總線。其他一些命令，如頁面讀取、塊擦除和頁面編程，則需要兩個周期：一個周期用于設置，另一個周期執(zhí)行。