本程序是一個(gè)進(jìn)程，當(dāng)cmd_sel( 2) = ＇1＇時(shí)，cmd_data［7. . 0］作為數(shù)據(jù)傳輸。當(dāng)cmd_sel( 2) = ＇0＇時(shí)，cmd_data［7. . 0］作為命令選擇傳輸。cmd_sel( 1) 與cmd_sel( 0) ，作為發(fā)送數(shù)據(jù)位數(shù)選擇，這是由于不同的指令操作，需要不同的數(shù)據(jù)位數(shù)，在這段程序中，有需要發(fā)送8 位數(shù)據(jù)的，有需要發(fā)送12 位的數(shù)據(jù)，有需要發(fā)送16 位的數(shù)據(jù)，還有需要發(fā)送24 位的數(shù)據(jù)，這取決于驅(qū)動(dòng)的芯片所固定的數(shù)據(jù)位輸入格式要求。

2. 2 芯片驅(qū)動(dòng)模塊設(shè)計(jì)
芯片驅(qū)動(dòng)模塊的例化組件圖，如圖3 所示。

圖3 是已經(jīng)封裝好的功能模塊，其內(nèi)部結(jié)構(gòu)如圖4 所示。

由此可知，該模塊內(nèi)部還可以有子模塊。分別為控制外圍三個(gè)芯片的驅(qū)動(dòng)［5］，它們是芯片LTC2620、芯片X9313、芯片HC574。這些子模塊只是一個(gè)接口，并非是一個(gè)真正的芯片，可以說(shuō)是一個(gè)接口函數(shù)以圖形化的方式來(lái)給調(diào)用，讓程序結(jié)構(gòu)更佳形象具體，其實(shí)它們都是通過(guò)VHDL 語(yǔ)言編程程序代碼而成的。圖4 的左邊是輸入接口，主要是與AＲM 接口通信控制模塊( 圖2) 的接口連接，而右邊的是輸出接口，當(dāng)然這些輸出接口是FPGA 的I /O 引腳，這才能與真實(shí)的芯片相應(yīng)應(yīng)的引腳連接。

下面以芯片LTC2620 為例，說(shuō)明其驅(qū)動(dòng)過(guò)程。圖4 右上角是LTC2620 的接口例化組件，是由VHDL語(yǔ)言生成的［6］，首先是VHDL 的實(shí)體部分，主要是定義端口及其屬性。

ENTITY LTC2620_comtrol IS
POＲT(
clk5m : IN STD_LOGIC;
clr_n : IN STD_LOGIC;
DAT_DATA_A : IN STD_LOGIC_VECTOＲ( 11 DOWNTO 0) ;
DAT_DATA_B : IN STD_LOGIC_VECTOＲ( 11 DOWNTO 0) ;
DAT_DATA_C : IN STD_LOGIC_VECTOＲ( 11 DOWNTO 0) ;
DAT_DATA_D : IN STD_LOGIC_VECTOＲ( 11 DOWNTO 0) ;
DAT_DATA_E : IN STD_LOGIC_VECTOＲ( 11 DOWNTO 0) ;
DAT_DATA_F : IN STD_LOGIC_VECTOＲ( 11 DOWNTO 0) ;
DAT_DATA_G : IN STD_LOGIC_VECTOＲ( 11 DOWNTO 0) ;
DAT_DATA_H : IN STD_LOGIC_VECTOＲ( 11 DOWNTO 0) ;
n_CS_LD : OUT STD_LOGIC;
SCK : OUT STD_LOGIC;
SDI : OUT STD_LOGIC) ;
END;

其中n_CS_LD、SCK、SDI 為輸出端口，是根據(jù)芯片LTC2620 的輸入引腳而設(shè)定的。芯片LTC2620 引腳圖如圖5 所示。

接口與引腳已經(jīng)連接好，但還需要仿真這三個(gè)引腳的工作時(shí)序。這就需要根據(jù)芯片LTC2620 手冊(cè)說(shuō)明來(lái)來(lái)模擬其時(shí)序以及其數(shù)據(jù)輸入格式，為4 位命令+ 4 位地址+ 12 位數(shù)據(jù)流，共20 位數(shù)據(jù)，但數(shù)據(jù)一般以8 位為單位，即一個(gè)字節(jié)，所以需要發(fā)送24 位數(shù)據(jù)，其中16 位數(shù)據(jù)流的前4 位都需要作置零處理。LTC2620 時(shí)序圖如圖6 所示。

數(shù)據(jù)輸入格式如圖7 所示。

接著，使用VHDL 在其結(jié)構(gòu)體部分編寫(xiě)LTC2620 時(shí)序，需要設(shè)計(jì)兩個(gè)進(jìn)程來(lái)完成，分別是PROCESS( clk5m，clr_n) 進(jìn)程和PＲOCESS( load_clk，clr_n，DAT_DATA_A) 進(jìn)程。

首先定義數(shù)據(jù)格式，分成三部分，COMMAND( C3 － C0) 、ADDＲESS ( A3 － A0) 和DATA ( D11 －D0) ，一共為20 位，要分三個(gè)字節(jié)發(fā)送，即24 位。數(shù)據(jù)格式定義的VHDL 代碼:
CONSTANT CNT_COMMAMD_DATA : STD_LOGIC_VECTOＲ( 3 DOWNTO 0) : = "0011" ;
/ /COMMAND( C3 － C0)
SIGNAL ADDＲESS_DATA : STD_LOGIC_VECTOＲ( 3 DOWNTO 0) ;
/ / ADDＲESS( A3 － A0)
SIGNAL DAT_DATA: STD_LOGIC_VECTOＲ( 11 DOWNTO 0) ;
/ / DATA( D11 － D0)

根據(jù)圖6，對(duì)時(shí)序SCK、SDI、CS /LD 進(jìn)行定義:
SIGNAL r_n_CS_LD，r_SCK，r_SDI : STD_LOGIC;

內(nèi)部時(shí)鐘定義:
SIGNAL r_load， load_clk， load_en : STD_LOGIC;

再設(shè)定三個(gè)進(jìn)程來(lái)模擬圖7 的SCK、SDI、CS /LD 三個(gè)時(shí)序圖。

1) 進(jìn)程1 主要是通過(guò)內(nèi)部時(shí)鐘生成SCK 時(shí)序
代碼為:
PＲOCESS( clk5m， clr_n)
VAＲIABLE tp : INTEGEＲ ＲANGE 0 TO 25;
BEGIN
IF clr_n = ＇0＇ THEN
tp: = 0; load_clk ＜ = ＇0＇;
ELSIF clk5m＇EVENT AND clk5m = ＇1＇ THEN
IF tp ＜ 25 THEN
tp: = tp + 1; load_clk ＜ = ＇1＇;
ELSE
tp: = 0; load_clk ＜ = ＇0＇;
END IF;
END IF;
END PＲOCESS;

2) 進(jìn)程2 主要是設(shè)置LTC2620 的8 個(gè)輸出引腳VoutA － VoutH 與ADDＲESS ( A3 － A0) 之間的對(duì)應(yīng)關(guān)系，ADDＲESS，如表1 所示。

使用CASE 語(yǔ)句完成，代碼如下:
CASE state IS
WHEN 1 = ＞ DAT_DATA ＜ = DAT_DATA_B; ADDＲESS_DATA ＜ = "0001" ;
WHEN 2 = ＞ DAT_DATA ＜ = DAT_DATA_C; ADDＲESS_DATA ＜ = "0010" ;
WHEN 3 = ＞ DAT_DATA ＜ = DAT_DATA_D; ADDＲESS_DATA ＜ = " 0011" ; WHEN 4 = ＞ DAT_DATA ＜
= DAT_DATA_E; ADDＲESS_DATA ＜ = "0100" ; WHEN 5 = ＞ DAT_DATA ＜ = DAT_DATA_F; ADDＲESS_DATA ＜
= "0101" ; WHEN 6 = ＞ DAT_DATA ＜ = DAT_DATA_G; ADDＲESS_DATA ＜ = " 0110" ; WHEN 7 = ＞ DAT_DATA
＜ = DAT_DATA_H; ADDＲESS_DATA ＜ = " 0111" ; WHEN OTHEＲS = ＞ DAT_DATA ＜ = DAT_DATA_B; ADDＲESS_
DATA ＜ = "0001" ; load_en ＜ = ＇0＇;
END CASE;

3) 進(jìn)程3 主要是設(shè)置DATA ( D11 － D0) 的數(shù)據(jù)輸出，每次需發(fā)送24 位數(shù)據(jù)，其中4 位無(wú)用上，給置0 處理，代碼如下:
IF r_load = ＇0＇ THEN
data( 23 DOWNTO 20) : = CNT_COMMAMD_DATA;
data( 19 DOWNTO 16) : = ADDＲESS_DATA;
data( 15 DOWNTO 4 ) : = DAT_DATA;
data( 3 downto 0) : = "0000" ;
……/ /省略;
end IF;

3 結(jié)語(yǔ)

本文詳細(xì)介紹了使用VHDL 硬件描述語(yǔ)言，程序編寫(xiě)過(guò)程，對(duì)兩個(gè)功能模塊進(jìn)行基于FPGA 的嵌入式系統(tǒng)程序開(kāi)發(fā)。實(shí)現(xiàn)了AＲM 接口通信控制模塊、芯片驅(qū)動(dòng)模塊的程序設(shè)計(jì)，有效地解決了芯片間之間的通信與驅(qū)動(dòng)的問(wèn)題，以FPGA 為核心，有效地實(shí)現(xiàn)芯片間的相互協(xié)作，為數(shù)字存儲(chǔ)示波器數(shù)據(jù)采樣提供重要的可靠性。