臺(tái)積電是晶圓代工領(lǐng)域毫無疑問的絕對(duì)王者。

拓墣產(chǎn)業(yè)研究院日前發(fā)布的2019年Q2全球TOP10晶圓代工廠榜單顯示，臺(tái)積電Q2以49.2%的市場(chǎng)份額高居十大榜首，遙遙領(lǐng)先于排名第二的三星（市場(chǎng)份額為18%）。這一切都是得益于他們過去多年來的龐大投入和深厚的積累。

2019年第二季度全球前十晶圓代工廠排名

在昨日于上海舉辦的臺(tái)積電2019中國(guó)技術(shù)論壇上，他們對(duì)外展示了公司在晶圓代工方面的實(shí)力，同時(shí)還披露了公司未來的發(fā)展方向和一些新的工藝節(jié)點(diǎn)、封裝、RF和eNVM等一系列的技術(shù)細(xì)節(jié)。

工藝路線：7nm統(tǒng)治市場(chǎng)，5nm正在路上

在移動(dòng)、HPC、AI和5G等需求推動(dòng)下，7nm工藝制程成為了市場(chǎng)的香餑餑。而迄今為止這全部都是臺(tái)積電的生意。

該公司總裁魏哲家在昨日的技術(shù)論壇上表示，臺(tái)積電是全球第一家大規(guī)模量產(chǎn)7nm工藝的晶圓代工廠，現(xiàn)在市面上所有用7nm工藝制造的芯片，全部都是臺(tái)積電生產(chǎn)的。從2018年量產(chǎn)以來，公司在7nm上面取得了重要的進(jìn)展。

據(jù)介紹，迄今為止，臺(tái)積電7nm已經(jīng)獲得了60個(gè)NTO（New Tape Out的縮寫，也就是新產(chǎn)品流片），在2019年這個(gè)數(shù)字也將會(huì)突破100個(gè)。這就帶動(dòng)了公司7nm產(chǎn)能的飆升。資料顯示，2018年，臺(tái)積電7nm的產(chǎn)能較之2017提升了一倍，2019年的產(chǎn)能更將比去年提升1.5倍。據(jù)透露，臺(tái)積電7nm今年的產(chǎn)能將會(huì)等效于100萬片12寸晶圓，這個(gè)工藝所占領(lǐng)公司的營(yíng)收比例也越來越高。

臺(tái)積電2019年Q1的營(yíng)收分布（按照不同節(jié)點(diǎn)劃分）

如上圖所示，統(tǒng)計(jì)2019年Q1的財(cái)報(bào)我們可以看到，臺(tái)積電7nm工藝的營(yíng)收占比已經(jīng)高達(dá)22%，這是臺(tái)積電現(xiàn)有的節(jié)點(diǎn)中貢獻(xiàn)最多的。而這個(gè)比例在去年前期不值一提。如果我們翻看臺(tái)積電的財(cái)報(bào)，我們會(huì)發(fā)現(xiàn)，他們現(xiàn)在已經(jīng)習(xí)慣于靠著先進(jìn)工藝挖掘晶圓代工的第一桶金，這也是他們近年來所表現(xiàn)出來的一個(gè)明顯特征。當(dāng)然，這需要他們巨大的投入才能獲得結(jié)果。

在7nm工藝之后，臺(tái)積電推出了7nm+工藝，作為臺(tái)積電首個(gè)使用EUV光刻技術(shù)的節(jié)點(diǎn)，臺(tái)積電的7nm+的邏輯密度是前一代工藝（7nm）的1.2倍，在良率方面的表現(xiàn)和7nm相比也不分伯仲。根據(jù)他們的規(guī)劃，這個(gè)工藝將會(huì)在2019年下半年投入量產(chǎn)。

在7nm和7nm+工藝之后，臺(tái)積電推出了6nm工藝，按照臺(tái)積電的說法，這個(gè)工藝將會(huì)在未來相當(dāng)長(zhǎng)的一段時(shí)間內(nèi)扮演重要的角色。

從他們的介紹我們得知，得益于他們對(duì)7nm和應(yīng)用在7nm+上的EUV的了解，他們隆重推出了這個(gè)能夠獲得更小die，將邏輯密度提升18%，同時(shí)還能減少制程復(fù)雜性，提升良率的工藝。據(jù)了解，這個(gè)工藝能夠支持現(xiàn)有的7nm客戶將其IP和設(shè)計(jì)直接轉(zhuǎn)移到6nm工藝上，開發(fā)者不需要做任何的改變，使用之前用在7nm的設(shè)計(jì)flow和EDA就能直接生產(chǎn)。這個(gè)工藝在未來會(huì)成為7nm+和7nm的接任者，在臺(tái)積電7nm規(guī)劃中舉足輕重，這個(gè)工藝也將會(huì)在2020年Q1試產(chǎn)。

在6nm之后，臺(tái)積電還在技術(shù)論壇上提到了專門為移動(dòng)和HPC應(yīng)用優(yōu)化的5nm工藝，據(jù)透露，通過創(chuàng)新設(shè)計(jì)，臺(tái)積電將這一代工藝的邏輯密度，SRAM尺寸和模擬密度都提升了一個(gè)等級(jí)，這個(gè)工藝也在今年三月份進(jìn)行了風(fēng)險(xiǎn)試產(chǎn)，公司預(yù)估在明年2月將量產(chǎn)5nm工藝，據(jù)臺(tái)積電方面介紹，這將會(huì)是第一個(gè)使用High Mobility Channel FinFET的節(jié)點(diǎn)，屆時(shí)他們也將成為全球第一個(gè)進(jìn)入5nm的Foundry。

在5nm之后，臺(tái)積電也規(guī)劃了一個(gè)性能增強(qiáng)版的5nm+工藝。據(jù)介紹，這個(gè)工藝較之5nm將有7%的速度提升，15%的功耗降低。它將與5nm共用相同的設(shè)計(jì)規(guī)則。從臺(tái)積電方面的介紹我們得知，他們預(yù)計(jì)這個(gè)工藝將會(huì)在2020年準(zhǔn)備就緒。

談到5nm+之后的工藝規(guī)劃時(shí)候，臺(tái)積電談到了他們FinFET和納米線等先進(jìn)晶體管結(jié)構(gòu)和High Mobility Channel、Ge和2D材料上的看法。他們同時(shí)還提到了創(chuàng)新low—k材料，在他們看來，這些將會(huì)是未來半導(dǎo)體工藝演進(jìn)的關(guān)鍵支撐。

先進(jìn)封裝：從COWOS到WOW的布局

在工藝節(jié)點(diǎn)進(jìn)入了28nm之后，因?yàn)槭芟抻诠璨牧媳旧淼奶匦裕A廠和芯片廠如果還想通過晶體管微縮，將芯片性能按照之前的步伐提升，這是基本不可能的，為此各大廠商現(xiàn)在都開始探索從封裝上入手去提升性能，臺(tái)積電是當(dāng)中的一個(gè)先驅(qū)。

首先，打入眾多客戶內(nèi)部的臺(tái)積電Bumping服務(wù)是臺(tái)積電封裝業(yè)務(wù)的一個(gè)基本以來。據(jù)介紹，超過90%的7nm客戶都選擇了臺(tái)積電的bumping服務(wù)。

其次就是Cowos業(yè)務(wù)。八年前。在臺(tái)積電2011 年第三季法說會(huì)上，臺(tái)積電創(chuàng)始人張忠謀毫無預(yù)兆擲出重磅炸彈──臺(tái)積電要進(jìn)軍封裝領(lǐng)域。他們推出的第一個(gè)先進(jìn)封裝產(chǎn)品是CoWoS（Chip on Wafer on Substrate）。意思就是將邏輯芯片和DRAM 放在硅中介層（interposer）上，然后封裝在基板上。

據(jù)介紹，自推出以來，臺(tái)積電COWOS封裝技術(shù)獲得了超過50個(gè)客戶的選用，公司在這個(gè)封裝技術(shù)上也獲得了業(yè)界最高的良率。在他們看來，COWOS將會(huì)在未來越來越重要，市場(chǎng)需求也會(huì)逐漸提升，臺(tái)積電也會(huì)從各個(gè)角度來優(yōu)化，簡(jiǎn)化客戶COWOS設(shè)計(jì)流程，加快產(chǎn)品的上市速度。

這個(gè)封裝技術(shù)也能為創(chuàng)新提供各種各樣的支持。

除了bumping 和COWOS之外，InFO（Integrated Fan-Out）也是臺(tái)積電封裝武器庫(kù)里的另一個(gè)殺手锏。所謂InFO，就是整合型扇出技術(shù)。這是一項(xiàng)非穿孔技術(shù)，是專為如移動(dòng)及消費(fèi)性產(chǎn)品等對(duì)成本敏感的應(yīng)用開發(fā)出來的封裝技術(shù)。

據(jù)介紹，這種技術(shù)分為三類：一種是InFO_oS（Integrated Fan-Out on substrate），另一種是InFO_mS（Integrated Fan-Out memory on substrate）,還有一種是InFO_POP.

此外，臺(tái)積電還推出了另類的InFO工藝SoW（System on Wafer）。

臺(tái)積電方面表示,這兩個(gè)封裝技術(shù)將會(huì)在公司的先進(jìn)封裝布局中扮演重要角色，也能夠?yàn)锳I、服務(wù)器、網(wǎng)絡(luò)、AI推理和移動(dòng)等芯片提供全方位的支持。

根據(jù)臺(tái)積電的劃分，以上幾種屬于他們的后段3D封裝。為了進(jìn)一步推動(dòng)芯片性能的提升，臺(tái)積電也推出了前道3D封裝工藝SOIC（system-on-integrated-chips）和全新的多晶圓堆疊（WoW，Wafer-on- Wafer）。

臺(tái)積電方面進(jìn)一步表示，通過后段3D封裝的后果是獲得了一個(gè)可以直接使用的芯片，而使用前道封裝獲得了則只是一個(gè)異構(gòu)芯片，還需要我們進(jìn)行封裝才能獲得可用的芯片。

所謂SoIC是一種創(chuàng)新的多芯片堆棧技術(shù)，能對(duì)10納米以下的制程進(jìn)行晶圓級(jí)的接合技術(shù)。該技術(shù)沒有突起的鍵合結(jié)構(gòu)，因此有更佳運(yùn)作的性能。

具有革命性意義的工藝技術(shù)Wafer-on-Wafer (WoW，堆疊晶圓)，就像是3D NAND閃存多層堆疊一樣，將兩層Die以鏡像方式垂直堆疊起來，有望用于生產(chǎn)顯卡GPU，創(chuàng)造出晶體管規(guī)模更大的GPU。據(jù)介紹，WoW技術(shù)通過10μm的硅穿孔方式連接上下兩塊die，這樣一來可以在垂直方向上堆疊更多die，也意味著die之間的延遲通信極大地減少，引入更多的核心。

不止邏輯芯片：探索更大的成長(zhǎng)空間

臺(tái)積電最為人所知的就是他們?cè)谶壿嬓酒系谋憩F(xiàn)，其實(shí)除了邏輯芯片外，他們還在多個(gè)領(lǐng)域全面開花。

首先看RF方面，臺(tái)積電一方面在面向wifi和毫米波等市場(chǎng)，將工藝往16nm FinFET推進(jìn)，公司將通過工藝改造，讓整個(gè)節(jié)點(diǎn)擁有更好的表現(xiàn)。而按照他們的預(yù)估，spice/SDK會(huì)在2020年Q1推出。從下圖我們可以看到，臺(tái)積電甚至還將推出7nm的RF工藝，相關(guān)的spice和sdk也會(huì)在2020年下半年準(zhǔn)備就緒。臺(tái)積電同時(shí)還在RF-SOI上投資，以其獲得更全面的RF產(chǎn)品代工服務(wù)。

在模擬方面，臺(tái)積電也有廣泛的布局。

CIS代工也是臺(tái)積電表現(xiàn)不錯(cuò)的一個(gè)方面；

高敏感度麥克風(fēng)也是臺(tái)積電的一個(gè)關(guān)注點(diǎn)。

還有為高端OLED準(zhǔn)備的工藝。

為PMIC準(zhǔn)備的工藝也表現(xiàn)出色。

值得一提的是，臺(tái)積電還在eNVM上進(jìn)行投入，探索MCU等應(yīng)用上將eFLASH代替。據(jù)介紹，他們的40nm RRAM在2018年上半年就風(fēng)險(xiǎn)試產(chǎn)了，而28nm/22 nm的RRAM也會(huì)在2019年下半年風(fēng)險(xiǎn)試產(chǎn)；他們同時(shí)還擁有比eflash還快三倍寫速度的22nm MRAM，這個(gè)工藝也在2018年下半年就風(fēng)險(xiǎn)試產(chǎn)。