所謂SiP就是System in Package。大家看到下圖是手機(jī)內(nèi)部結(jié)構(gòu)，有個(gè)很明顯的趨勢(shì)，里面大部分的器件都是SiP。整體來看的話，SiP是一個(gè)非常主流的技術(shù)方向。從數(shù)字、模擬、MEMS到Sensor，各種器件都用到了SiP技術(shù)。

下面這張圖是Apple watch，也是一個(gè)典型的SiP應(yīng)用。它是一個(gè)全系統(tǒng)的SiP(System in Package)。從Cross-section S1 SiP這張圖可以看到AP和AP之上的DDR，還有一系列的數(shù)字和模擬電路，以及光學(xué)/重力加速度等器件。

行業(yè)內(nèi)的人都知道，在集成電路有個(gè)摩爾定律，它大概講的是在大概18個(gè)月的時(shí)間里，同樣的面積上，晶體管數(shù)量增加一倍，但是價(jià)格只有之前的一半。摩爾定律支配了整個(gè)半導(dǎo)體行業(yè)幾十年，但是從目前的趨勢(shì)來看，摩爾定律已經(jīng)走到了盡頭。應(yīng)該說在28nm以后，摩爾定律就已經(jīng)“死亡”了。因?yàn)閺哪壳皝砜矗m然晶體管數(shù)目增加了一倍，但是價(jià)格并沒有減少到一半。所以大家看到一個(gè)明顯的趨勢(shì)，摩爾定律想繼續(xù)持續(xù)下去的兩個(gè)方向就是SoC(System-on-chip)和SiP(System-in-Package)。于是有人提出More Moore，也就是超越摩爾定律的概念。

超越摩爾定律的一個(gè)方式就是把各種不同的IP集成到一個(gè)芯片中去，即SoC。目前最新的技術(shù)已經(jīng)進(jìn)化到10nm，而短期內(nèi)可以量產(chǎn)的工藝有望發(fā)展到7nm。其中比較特殊的一點(diǎn)就是胡正明博士（FinFET和FDSOI的發(fā)明人）則認(rèn)為可以發(fā)展到1nm。但是其結(jié)果將導(dǎo)致材料體系的完全改變，需要用到硫化鉬來做到1nm。時(shí)間和成本的控制仍很困難，該技術(shù)也需要相當(dāng)長的一段時(shí)間才會(huì)成熟。所以相對(duì)來說，能超越摩爾定律并把密度、成本不斷延續(xù)下去的便捷和熱門的方向應(yīng)當(dāng)是SiP，也就是系統(tǒng)級(jí)封裝。

系統(tǒng)及封裝是目前業(yè)內(nèi)非常期許的方向，如臺(tái)積電的董事長張忠謀認(rèn)定SiP先進(jìn)封裝是延續(xù)摩爾定律的一個(gè)重要方向，所以晶圓代工廠的龍頭企業(yè)臺(tái)積電已經(jīng)收購了封裝企業(yè)，并在2016年開始給蘋果做封裝，堅(jiān)定的走向了研發(fā)SiP的方向。

前面講的是一個(gè)大的趨勢(shì)和框架，下面我們梳理一下SiP的一些基本概念和定義。

SiP是System-in-Package的縮寫，可以認(rèn)為是一個(gè)全系統(tǒng)或子系統(tǒng)。如蘋果系統(tǒng)則是一個(gè)全系統(tǒng)，包括了AP、存儲(chǔ)類、sensor到電源等。而一些子系統(tǒng)，只實(shí)現(xiàn)部分功能的系統(tǒng)，也稱為SiP。所以通常情況下，SiP的定義是把Die和一些元器件，如電阻、電容、電感、濾波、天線、微機(jī)電系統(tǒng)甚至光學(xué)器件集成起來，稱之為SiP。這些器件可以通過SMT埋入集成在Substrate上等集成方式實(shí)現(xiàn)SiP封裝。

SiP和SoP的系統(tǒng)復(fù)雜度和成本之間的關(guān)系

SiP的系統(tǒng)復(fù)雜程度以及它的上市時(shí)間和成本之間是一個(gè)線性增加的關(guān)系，而SoC的上市時(shí)間和成本隨著系統(tǒng)的復(fù)雜程度會(huì)呈現(xiàn)一個(gè)指數(shù)級(jí)的上升。另外一方面每一版SoC都會(huì)花費(fèi)極其高昂的時(shí)間和成本，一旦研發(fā)失敗，則將會(huì)承受巨大的損失。相反，SiP的NRE投入和上市周期則要低得多，一般來說一款SiP的上市時(shí)間僅需3個(gè)月。所以相同復(fù)雜程度的SoC的成本和風(fēng)險(xiǎn)要遠(yuǎn)高于SiP。當(dāng)然，對(duì)于出貨量極大的產(chǎn)品，如幾千萬到上億顆的出貨量，從長期來看SoC的成本更低，前提是在投片成功以后。

SiP的特點(diǎn)是周期短上市快。不過，如果產(chǎn)品市場可持續(xù)好幾年的話，從長期來看，SiP未必比SoC便宜。但是現(xiàn)在市場個(gè)性化、碎片化嚴(yán)重，并非一個(gè)芯片就能滿足所有需求，所以SiP得到了更多應(yīng)用。另一方面，SiP有著SoC無法比擬的優(yōu)勢(shì)，比如SiP能集成CMOS工藝，集成砷化鎵，集成光學(xué)器件，集成無源器件，能把化合物半導(dǎo)體和硅晶圓，甚至微機(jī)電系統(tǒng)集成在一起，這是SoC無法實(shí)現(xiàn)的。

典型的SiP產(chǎn)品示意圖

上圖為典型的SiP示意圖，其中系統(tǒng)內(nèi)部的器件是通過SMT互連，中間芯片通過wire bond方式互連的，左邊芯片通過Flip Chip的方式進(jìn)行互連。而SiP和PCB之間則通過Substrate連接。如今的SiP還有許多新的互連方式，比如TSV、Fanout、埋入基板或埋入芯片等方式。

接下來這張圖是一個(gè)Intel Core i5的微處理器，也是一個(gè)典型的SiP。我去Inter工廠參觀時(shí)看到Inter的AP已經(jīng)全部采用SiP。有把CPU和GPU集成在一起的，也有把CPU、GPU和DDR集成在一起的，其中還包括許多無源器件。

Intel Core i5微處理器

那么為什么Inter所有的AP和CPU都做成SiP呢？是因?yàn)镾iP如有下列優(yōu)勢(shì)：

①SiP技術(shù)具有可以得到更小的尺寸；

②SiP技術(shù)具有更高的靈活性；

③SiP技術(shù)可更快的推向市場；

④SiP技術(shù)可將各種半導(dǎo)體工藝集成；

⑤SiP技術(shù)具有更低的NRE費(fèi)用。如16nm的mask費(fèi)用預(yù)計(jì)在500萬美金，而采用SiP技術(shù)則只需要40~50萬人民幣；

⑥SiP技術(shù)具有具有更好的技術(shù)參數(shù)；

⑦SiP技術(shù)具有具有更多的附加值；

⑧SiP技術(shù)可以更好的保護(hù)知識(shí)產(chǎn)權(quán)。SiP將多個(gè)芯片和器件塑封在一個(gè)封裝尺寸內(nèi)，從物理結(jié)構(gòu)方面將很難被破解。

接下來介紹SiP的分類和結(jié)構(gòu)：

傳統(tǒng)的SiP(Traditional System in Packages)

TI TPS 84620 Power Module:MCM-QFN Package

上圖為一款傳統(tǒng)的SiP(Traditional System in Packages)----基于框架的傳統(tǒng)的MCM。而基于基板類的SiP封裝則可能包括且不限于ARM的CPU、串行的Flash和射頻線圈等組成。傳統(tǒng)的基板類SiP封裝除了并排放置芯片還有疊芯的方式，我們稱之為Stacked Die Package，這種封裝可通過wire bond的方式將芯片互連，從而大幅度減小互連引線的長度，提高了電性能，同時(shí)減小了封裝面積。

混合式SiP(Hybrid System in Packages)

混合式SiP業(yè)內(nèi)通常定義為一種Wire bond加Flip Chip混合封裝的方式。典型的應(yīng)用是將功能為AP的FC芯片和功能為LP DDR3或LP DDR4的WB芯片混合封裝，這樣將原本應(yīng)當(dāng)在PCB端解決的復(fù)雜互連，直接在封裝系統(tǒng)中完成，使得封裝的集成度更高， IO 數(shù)目增加，SI性能也更為優(yōu)異。同時(shí)，該類封裝可將不同的搭配方式實(shí)現(xiàn)于同一款封裝設(shè)計(jì)中，實(shí)現(xiàn)產(chǎn)品的差異化。目前除蘋果公司最新的AP產(chǎn)品采用的是Fanout工藝外，其他AP產(chǎn)品仍采用Package on Package的方式出貨。

PoPb（Package on Package bottom）典型封裝工藝流程為Flip Chip→Underfill→基板top面植球→塑封→激光開孔→反面植球。該工藝完成了底層封裝的制造，上層封裝則會(huì)根據(jù)不同公司的工藝能力，以特殊工藝加工完成。

先進(jìn)SiP封裝(Advanced System in Package)，也可稱為中道SiP(Middle-end SiP)

這類SiP的典型應(yīng)用為Fingerprint Sensor、Embedded SiP和2.5D&3D的TSV封裝，具體封裝形式包括Wafer-level Molding、Panel-level Embedded Package、TSV Formation、Trench/Cavity Formation、Bumping、RDL Formation、TSV Plating、Wafer-level Bumping等。

MEMS SiP的一個(gè)典型應(yīng)用為ST Microelectronics’ accelerometer，這款封裝是將一個(gè)sensor芯片和ASIC controller通過塑封的方式集成在MEMS SiP封裝中。

MEMS SiP的另一個(gè)典型應(yīng)用為Fingerprint Sensor。華天的Fingerprint Sensor SiP產(chǎn)品利用兩邊Trench的專利工藝將Sensor芯片和其下的ASIC芯片及旁邊的器件等通過塑封或Open Molding的方式封裝，實(shí)現(xiàn)了指紋模組的集成。

值得一提的是，華天科技已經(jīng)量產(chǎn)或?qū)崿F(xiàn)小批量驗(yàn)證階段的MEMS SiP產(chǎn)品應(yīng)用涵蓋了硅麥(Microphone)、重力傳感器(G-sensor)、磁傳感器(Magnetic sensor)、加速度計(jì)(Accelerometer)、壓力傳感器(Pressure Sensor)、陀螺儀(Gyroscopes)等。并且華天科技的TSV+Flip Chip SiP封裝采用under cover glass結(jié)構(gòu)工藝，目前已成功應(yīng)用在華為Mate 9Pro、Posche Design等產(chǎn)品上。

在2.5D &3D Packages方面，華天利用TSV方式將FPGA和Memory集成在一起，實(shí)現(xiàn)Altera的產(chǎn)品應(yīng)用；并且美光和三星等公司也在高端服務(wù)器上將DDR通過TSV整合在一起實(shí)現(xiàn)典型3D封裝。

埋入式SiP(Embedded SiP)

華天的Embedded Si Wafer Fanout Technology專利工藝，是將兩顆Die埋入硅晶圓的蝕刻槽內(nèi)，再通過RDL方式的方式完成封裝。該工藝的優(yōu)點(diǎn)包括：

①產(chǎn)品的低翹曲（Low warpage）；

②高密度布線（High density routing）；

③更好的可靠性（Better reliability）；

④更簡單的工藝流程（Simple Process）；

⑤更好的熱性能（Better thermal performance）；

⑥成本更低（Low cost）；

⑦更大的芯片尺寸（Large die SiP）；

⑧更小的封裝尺寸（Small form factor）。

華天研發(fā)的另一款SiP產(chǎn)品，2.5D的interposer Package Test。則是通過TSV的方式將較小的pitch通過轉(zhuǎn)接板轉(zhuǎn)接到較大的pitch上，其中TSV孔直徑為20um，高度為120um，達(dá)到了1：6的比例。于此同時(shí)華天在研發(fā)3D Package產(chǎn)品的過程中，利用TSV和TSV集成的方式實(shí)現(xiàn)了極富挑戰(zhàn)性的3D TSV Processor。

典型SiP的應(yīng)用領(lǐng)域

Smart Phone(TSV+FC)、CPU+Memory、RF Module、Wearable Devices、Power Module

SiP趨勢(shì)總結(jié)

1990年是傳統(tǒng)SiP的天下，2000年進(jìn)入混合SiP的時(shí)代，直到2010年開始晶圓級(jí)工藝與傳統(tǒng)的FC和Wire bond工藝結(jié)合，實(shí)現(xiàn)了先進(jìn)SiP封裝的高速發(fā)展。將wire bond、FC、wire bond+FC、WL Package、TSV、Trench、Embedded和Fanout等多種工藝結(jié)合是SiP的發(fā)展的趨勢(shì)。OSAT廠，也就是傳統(tǒng)意義的封裝廠已經(jīng)不僅僅做后道工藝，而像臺(tái)積電這樣的晶圓廠也不僅僅局限于前道工藝，兩者都在逐步進(jìn)入中道工藝的領(lǐng)域。

封裝設(shè)計(jì)和多物理域協(xié)同設(shè)計(jì)仿真分析

要想把各種不同的工藝集成在一起，把各種無機(jī)材料和有機(jī)材料結(jié)合在一起，實(shí)現(xiàn)高可靠性，則必須做到熱、電、力、流體等多物理域協(xié)同設(shè)計(jì)仿真分析。工程師在每個(gè)項(xiàng)目的規(guī)劃階段，都需要很清楚的知道各種封裝材料的材料屬性和結(jié)構(gòu)特性，需要充分考慮到設(shè)計(jì)和仿真，否則將無法實(shí)現(xiàn)成功的SiP封裝。因此多物理域協(xié)同設(shè)計(jì)仿真分析是SiP工藝不可或缺的方法和工具，同時(shí)需要積累封裝材料特性數(shù)據(jù)庫，以及實(shí)測(cè)反饋和大量經(jīng)驗(yàn)的積累。