許多FPGA設計使用嵌入式處理器進行控制。典型的解決方案涉及使用諸如Nios的軟處理器，盡管具有內置硬處理器的FPGA SoC也變得流行。圖1顯示了典型的Altera FPGA系統，其中包含處理器和通過Altera的 Avalon 存儲器映射（MM）總線連接的外設組合。這些處理器極大地簡化了最終應用程序，但需要強大的編程背景和復雜工具鏈的知識。這可能會妨礙調試，特別是如果硬件工程師需要一種簡單的方法來讀取和寫入外設而不會影響軟件工程師。

圖1使用Avalon內存映射總線連接的典型Altera FPGA系統

本設計方案使用Altera的 SPI Slave to Avalon MM Bridge 提供了一種跳轉到Avalon總線的簡單方法。這種技術有兩個優點：它不會損害原始系統設計，并且橋接器可以與嵌入式處理器共存。對于圖1中所示的系統，SPI橋允許工程師直接控制LTC6948小數N分頻PLL的頻率，設置LTC1668 DAC電壓，讀取LTC2498 ADC的電壓或讀取來自LTC2983的溫度，就像處理器一樣。

圖2熒光筆+示例代碼+反向工程= Python腳本（可縮放圖像）

Altera為SPI-Avalon MM橋提供參考設計。不幸的是，文檔最多是稀疏的，并使用Nios處理器作為SPI主控制器。這有效地破壞了SPI橋的目的，因為

Nios可以直接連接到Avalon MM總線。實用的SPI主控制器是凌力爾特公司的微控制器，它是一個Arduino克隆，具有與LT演示板接口的額外功能。一個額外的功能是電平轉換的SPI端口。當電壓低至1.2V的FPGA I/O bank接口時，這種電平轉換功能特別有用。 Linduino固件可用于通過虛擬COM端口接受命令，并將命令轉換為SPI事務。

對Altera示例設計進行逆向工程后（圖2的左側），開發了一個Python庫來創建橋接器可以接受的數據包。然后將這些數據包轉換為Linduino命令。然后，Python腳本允許硬件工程師完全控制項目，而無需重新構建接口協議。 LinearLabTools Python文件夾中提供了一個示例Python腳本，用于控制LTC1668 DAC的數字碼型發生器的頻率。圖3顯示演示設置。

圖3DC2459 DAC演示板（R）插入FPGA板（L）

圖4顯示系統框圖。注意，數控振蕩器（NCO）可以由移位寄存器或PIO內核控制。包含移位寄存器用于調試，因為它允許直接控制NCO。將GPIO線設置為高電平可啟用SPI-Avalon橋，后者又控制Avalon總線上的32位PIO端口。然后，PIO輸出控制NCO頻率。

圖4FPGA系統框圖

在基本系統運行的情況下，可以將額外的外圍核心連接到總線。為了設計系統，Altera提供了一個名為Qsys的工具，它提供了一個GUI來連接IP。 Qsys將GUI設計的系統（圖5）轉換為HDL。外設地址是完全可配置的。在這種情況下，PIO設置為0x0的基數。

圖5Qsys GUI

一旦設計在FPGA中實現，LinearLabTools中提供的Python庫包含兩個與設計接口的函數：

transaction_write（dc2026，base，write_size，data）

transaction_read（dc2026，base，read_size）

這些函數的第一個參數是Linduino串口實例。第二個參數是Avalon總線上的外設地址。函數分別接受和返回字節列表。編寫這兩個函數是為了在寫入和讀取IP時具有靈活性。要為所提供的示例設置NCO，需要transaction_write功能。公式1用于確定調諧字。

將NCO設置為1kHz使用50MSPS采樣率時，調整值為85899或0x00014F8B，它作為四個字節的列表傳遞。因此，將DAC設置為1kHz的python代碼是：

transaction_write（linduino_serial_instance，0,0，[0x0,0x01,0x4F，0x8B ]）

圖6Python Avalon總線示例

圖6中的Python腳本說明了簡單文本配置NCO的接口。一個重要的注意事項：橋接器使用SPI模式3.通過反復試驗確定了正確的模式，并通過分析Altera示例中的Nios處理器的SPI接口進行了驗證。