針對(duì)數(shù)字有源EMI濾波器（DAEF）信號(hào)檢測(cè)點(diǎn)與注入點(diǎn)的耦合會(huì)降低EMI抑制性能問題，本文通過建立含有解耦電路的DAEF模型，仿真分析解耦電路對(duì)濾波特性的影響，提出一種DAEF系統(tǒng)解耦電路的設(shè)計(jì)方法。該方法基于實(shí)測(cè)阻抗匹配原則，在不改變?cè)娐方Y(jié)構(gòu)，不增加DAEF體積的前提下，大幅度提高了DAEF系統(tǒng)EMI抑制能力。對(duì)消技術(shù)可有效降低開關(guān)電源工作中產(chǎn)生的傳導(dǎo)EMI。本文基于FPGA控制器搭建了含有解耦電路的DAEF控制系統(tǒng)平臺(tái)，利用R&S公司的EMI接收機(jī)實(shí)驗(yàn)測(cè)試EMI，仿真及實(shí)驗(yàn)結(jié)果表明本文提出的解耦電路設(shè)計(jì)方法有效地提高了DAEF的濾波能力。

Abstract：Aiming at the problem that the coupling between EMI signal detection point and injection point in digital active EMI filter (DAEF) reduces EMI suppression performance, this paper presents a design method about decoupling circuit in DAEF system through building DAEF model with decoupling circuit and analyzing effect of the decoupling circuit on filter characteristics. Based on real tested impedance matching principle, and no changing original circuit structure and no increasing the volume of DAEF, this method greatly improves DAEF system EMI suppression performance. This paper builds a DAEF control system with decoupling circuit based on FPGA controller. Experiments results show that the proposed method effectively improves the filtering performance of DAEF.

Key words: Electro-Magnetic Interference, EMI filter, filter performance, decouple, impedance matching

1. 引言

開關(guān)功率變換器的高頻化使得其產(chǎn)生的高頻傳導(dǎo)EMI噪聲越來越嚴(yán)重，為保證電子設(shè)備的正常工作，國(guó)標(biāo)GB/T 21419-2013規(guī)定了傳導(dǎo)EMI信號(hào)在0.15 MHz~30 MHz頻率范圍內(nèi)的允許發(fā)射限值[1]。

傳導(dǎo)EMI的一般抑制方法是在變換器前端加EMI濾波器。模擬無源EMI濾波器 (Passive EMI Filter，PEF) 電路拓?fù)浜?jiǎn)單，運(yùn)行可靠[2]，但其體積和損耗較大、濾波靈活性差。模擬有源EMI濾波器 (Active EMI Filter, AEF) 克服了PEF靈活性差的缺點(diǎn)，但由于速度、功率損耗和增益帶寬的限制，在抑制高頻噪聲或強(qiáng)噪聲電流方面能力不強(qiáng)[3]。進(jìn)而出現(xiàn)了PEF與AEF相結(jié)合的混合模擬有源EMI濾波器 (Hybrid Active EMI filter, HAEF) [3,4]，但其寬頻率范圍內(nèi)的抑制效果不佳，另外清除運(yùn)算放大器的偏置電壓?jiǎn)栴}還有待解決。這些技術(shù)未從根本上解決EMI濾波器的體積和功耗問題。

隨著FPGA的廣泛發(fā)展，A/D轉(zhuǎn)換速度和精度的大幅提高，加上數(shù)字處理器成本不斷降低，使得數(shù)字有源EMI濾波器(Digital Active EMI Filter, DAEF) 實(shí)際應(yīng)用成為可能 [5,6]。DAEF因不在主電路中串聯(lián)器件，所以從根本上解決了EMI濾波器體積和功耗問題，且不受功率與電流的限制，但該方法中EMI信號(hào)的檢測(cè)和注入點(diǎn)存在耦合，這個(gè)耦合會(huì)使得DAEF的濾波性能降級(jí)。

本文對(duì)DAEF系統(tǒng)中EMI信號(hào)檢測(cè)與注入點(diǎn)的耦合作用進(jìn)行仿真分析，提出一種解耦電路的設(shè)計(jì)方法，解決了這種耦合帶來DAEF濾波性能降級(jí)的問題。

2. DAEF系統(tǒng)的設(shè)計(jì)及建模分析

2.1 DAEF的拓?fù)浼霸?/p>

抑制共模EMI是開關(guān)功率變換器傳導(dǎo)EMI抑制的主要任務(wù)，在低壓交流電源端口的共模EMI電壓為L(zhǎng)線與N線對(duì)地EMI電壓的平均值，減小其中任何一個(gè)均可減小共模傳導(dǎo)EMI，由于兩個(gè)信號(hào)在傳輸和抑制機(jī)理上相同，本文僅以抑制L線對(duì)地的傳導(dǎo)EMI信號(hào)為例說明該方法。L線上DAEF抑制傳導(dǎo)EMI的原理圖如圖1所示，DAEF系統(tǒng)包括EMI信號(hào)檢測(cè)電路和注入電路、ADC采樣、數(shù)字控制器、DAC輸出和解耦電路6部分。

圖1 DAEF系統(tǒng)應(yīng)用原理框圖

EMI信號(hào)檢測(cè)電路由電阻RS和電容CS構(gòu)成的高通濾波器實(shí)現(xiàn)，提取功率變換器在L線上產(chǎn)生的高頻傳導(dǎo)EMI信號(hào)；ADC將檢測(cè)的EMI信號(hào)進(jìn)行采樣，得到相應(yīng)的數(shù)字EMI信號(hào)；控制器對(duì)數(shù)字EMI信號(hào)進(jìn)行EMI補(bǔ)償控制，這里的控制器最好采用硬件描述語言編程和并行處理的FPGA；DAC把控制處理后的數(shù)字EMI信號(hào)轉(zhuǎn)化為輸出能力為0~20 mA的模擬EMI電流信號(hào)，該電流信號(hào)可以抑制86 dBμA (120 dBμV)的EMI信號(hào)。EMI信號(hào)注入電路是電阻Ri和電容Ci構(gòu)成的低通濾波器，一方面把0~20 mA的模擬EMI電流信號(hào)注入到功率變換器輸入端以消除其產(chǎn)生的EMI噪聲，一方面利用電容Ci有效防止電源線上低頻功率電流對(duì)DAC輸出端口的損壞。 LD為檢測(cè)和注入點(diǎn)之間的解耦電路。

2.2 DAEF的EMI控制方案

DAEF檢測(cè)電源線L對(duì)地的傳導(dǎo)EMI信號(hào)，經(jīng)A/D轉(zhuǎn)換采樣、控制器補(bǔ)償處理和D/A模擬輸出，最后經(jīng)注入電路注入到功率變換器的輸入側(cè)，形成一個(gè)閉環(huán)控制系統(tǒng)，其控制框圖如圖2所示，控制目標(biāo)為使得沿L線傳入供電電源的EMI信號(hào)Y(s)最小，即Y(s)=0。

圖2 DAEF系統(tǒng)控制框圖

圖2中，H(s)為EMI檢測(cè)電路的傳遞函數(shù)，補(bǔ)償器GC(s)為補(bǔ)償控制算法的傳遞函數(shù)，Dzoh(s)為保持器的傳遞函數(shù)，B(s)為EMI注入電路的傳遞函數(shù)，J(s)為解耦電路的傳遞函數(shù)，Y(s)為經(jīng)濾波之后的噪聲信號(hào)；X(s)為功率變換器產(chǎn)生的未經(jīng)濾波的EMI信號(hào)，X'(s)為經(jīng)控制器處理后產(chǎn)生的反相補(bǔ)償EMI注入信號(hào)。理想狀況下，功率變換器產(chǎn)生的EMI信號(hào)X(s)和補(bǔ)償注入的EMI信號(hào)X'(s)幅值相等、相位相反，相互抵消，實(shí)現(xiàn)抑制傳導(dǎo)EMI的作用。

國(guó)標(biāo)GB/T 21419-2013規(guī)定了低壓交流端口傳導(dǎo)EMI發(fā)射頻率范圍為0.15 MHz~30 MHz，如圖3所示。因此提取EMI信號(hào)的RC高通濾波器的截止頻率需在0.15 MHz以下；注入EMI信號(hào)的RC低通濾波器的截止頻率需在30 MHz以上。

圖3 GB/T 21419-2013規(guī)定的低壓交流端口傳導(dǎo)EMI發(fā)射限值

2.3 DAEF系統(tǒng)建模與分析

EMI檢測(cè)電路的傳遞函數(shù)H(s)可表示為：

解耦電路可以等效為一個(gè)高阻抗解耦電感LD，其傳遞函數(shù)J(s)可表示為：

補(bǔ)償器選純比例補(bǔ)償增益為100的情況下，對(duì)有解耦電路(J(s)=5.4×10-7s) 和無解耦電路（J(s)=1）時(shí)閉環(huán)DAEF控制系統(tǒng)進(jìn)行仿真分析，得出其頻率響應(yīng)曲線如圖4所示。

圖4 DAEF系統(tǒng)頻率響應(yīng)曲線圖

由圖4可知，在0.15 MHz~30 MHz頻率范圍內(nèi)，無解耦電路時(shí)DAEF的抑制能力僅在-44 dB，但是如果加入解耦電路DAEF的抑制能力達(dá)到了-48.3 dB，提高了4.3 dB。

3. 解耦電路的設(shè)計(jì)

在EMI信號(hào)檢測(cè)電路和注入電路之間，傳統(tǒng)方法為加入繞線式電感解耦，但這會(huì)增加EMI濾波器體積和功耗。本文提出一種在不改變?cè)娐沸问郊敖Y(jié)構(gòu)的前提下，采用單匝電感作為解耦電路的方法。該單匝電感的磁芯材質(zhì)、頻率阻抗曲線和尺寸是該設(shè)計(jì)方法的重點(diǎn)。

3.1 解耦電感磁芯材料設(shè)計(jì)

由于鎳鋅鐵氧體對(duì)于高頻段的電磁干擾有很好的抑制作用，因此，本文選用鎳鋅鐵氧體作為解耦電感的磁芯材料，該磁芯根據(jù)NiO與ZnO含量可工作在100 kHz~140 MHz頻率之內(nèi)。

在鎳鋅鐵氧體中，NiO與ZnO的含量與鎳鋅鐵氧體工作上限截止頻率及相對(duì)磁導(dǎo)率μr有直接關(guān)系，鎳鋅鐵氧體常用的配比如表1所示。

表1 鎳鋅鐵氧體配比與截止頻率的關(guān)系

由于傳導(dǎo)EMI頻率范圍要求在0.15 MHz～30 MHz，所以選擇上限截止頻率為30 MHz的鎳鋅鐵氧體配比：Fe2O3ZnO=50.224.9，所以鎳鋅鐵氧體的相對(duì)磁導(dǎo)率μr為150。

3.2 解耦電感阻抗曲線設(shè)計(jì)

解耦電感的設(shè)計(jì)需要先確定其頻率阻抗曲線范圍，其次根據(jù)阻抗曲線進(jìn)一步確定解耦電感的尺寸規(guī)格。

DAEF系統(tǒng)的等效阻抗電路如圖5所示，其中ZS為從檢測(cè)點(diǎn)M向市網(wǎng)電源端看的對(duì)地電源等效阻抗，由于LISN阻抗在0.15 MHz~30 MHz全頻段穩(wěn)定在50Ω，所以ZS在全頻段滿足ZS≈50Ω；ZT為從檢測(cè)點(diǎn)M向EMI檢測(cè)電路方向看的對(duì)地等效阻抗，在高頻情況下電容可視作短路，所以ZT等效為RS；Zin為從注入點(diǎn)N向EMI注入電路看的對(duì)地等效阻抗，在高頻情況下， Zin可等效為Ri； ZC為開關(guān)電源的對(duì)地等效內(nèi)阻抗曲線，由雙電流探頭測(cè)試法得到[7]，某品牌筆記本供電電源L線對(duì)地阻抗測(cè)量曲線如圖6所示。

圖5 DAEF系統(tǒng)等效阻抗電路圖

圖6 筆記本電腦供電電源L線對(duì)地阻抗測(cè)試曲線

由于ZF在全頻段內(nèi)應(yīng)對(duì)從開關(guān)電源即噪聲源流出的EMI信號(hào)呈現(xiàn)高阻抗，所以ZF的阻抗應(yīng)遠(yuǎn)遠(yuǎn)大于從注入點(diǎn)N向EMI注入電路與開關(guān)電源并聯(lián)反向看的對(duì)地等效阻抗，即滿足式9；由于電源等效阻抗ZS應(yīng)對(duì)流入LISN的EMI信號(hào)呈現(xiàn)高阻抗，所以ZS在全頻段內(nèi)應(yīng)遠(yuǎn)遠(yuǎn)大于從檢測(cè)點(diǎn)M向EMI檢測(cè)電路與解耦電路并聯(lián)方向看的對(duì)地等效阻抗，即滿足式10。

圖7 解耦電路阻抗Z_F的取值范圍

3.3 解耦電感尺寸的設(shè)計(jì)

單匝電感的電感值與其內(nèi)、外徑及長(zhǎng)度的關(guān)系為：

根據(jù)圖7，可選取解耦電感在0.15 MHz～30 MHz頻率范圍內(nèi)阻抗為50Ω。由于|ZF|=2πfL，f取中間頻率15 MHz，可算出電感值為0.54 μH。由式13和D/d=1.67及h/d=0.67可計(jì)算出解耦單匝電感的尺寸規(guī)格為：D=14.31mm，h=5.74mm，d=8.57mm。

4. 實(shí)驗(yàn)驗(yàn)證

基于FPGA控制器建立DAEF控制器參數(shù)如下：

A/D轉(zhuǎn)換器：14 bits，250 MSPS；

D/A轉(zhuǎn)換器：14 bits，260 MSPS；

檢測(cè)電路：Rs=1kΩ，Cs=0.1 μF；

注入電路：Ri=30Ω，Ci=1nF。

基于R&S公司的EMI接收機(jī)和線性阻抗穩(wěn)定網(wǎng)絡(luò)建立傳導(dǎo)EMI測(cè)試平臺(tái)如圖8所示。測(cè)試平臺(tái)設(shè)備型號(hào)及建立參數(shù)如下：

筆記本：華碩S550C

EMI接收機(jī)：R&S ESL3

LISN: ENV216 TWO-LISN V-NETWORK

被測(cè)設(shè)備：開關(guān)電源+DAEF

非導(dǎo)電測(cè)試桌：桌子高度0.8米，金屬板厚2毫米，寬度為0.7米，長(zhǎng)度為1.6米

垂直參考接地金屬平面：鋁金屬板2毫米，水平寬度為1.6米，垂直長(zhǎng)度為2米

A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器均是高速、高采樣率的器件，采用FPGA實(shí)現(xiàn)對(duì)數(shù)字EMI信號(hào)補(bǔ)償控制處理。無EMI濾波器時(shí)，筆記本電腦供電電源L線對(duì)地傳導(dǎo)EMI信號(hào)的頻譜圖如圖9所示。

圖8 EMI實(shí)驗(yàn)測(cè)量平臺(tái)原理圖

圖9 無EMI濾波時(shí)L線對(duì)地傳導(dǎo)EMI頻譜圖

從圖9中可以看出，在不加EMI濾波器時(shí)，在0.5 MHz~5 MHz頻段EMI噪聲信號(hào)平均值約為55 dBμV，超過了國(guó)標(biāo)限值46 dBμV。

當(dāng)用沒有解耦電路的DAEF濾波時(shí)，筆記本電腦供電電源L線對(duì)地傳導(dǎo)EMI信號(hào)的頻譜圖如圖10所示。

圖10 無解耦電路的DAEF濾波時(shí)L線對(duì)地傳導(dǎo)EMI信號(hào)頻譜圖

由圖10可知，采用無解耦的DAEF濾波時(shí)，L線對(duì)地的EMI得到抑制，均小于國(guó)標(biāo)限值，采用DAEF達(dá)到了EMI濾波的目的。

當(dāng)用有解耦電路的DAEF濾波時(shí)，筆記本電腦供電電源L線對(duì)地傳導(dǎo)EMI信號(hào)的頻譜圖如圖11所示。

圖11 有解耦電路DAEF濾波L線對(duì)地傳導(dǎo)EMI頻譜圖

由上圖11可知，在采用了有解耦電路的DAEF后，濾波效果不僅能達(dá)到國(guó)標(biāo)限值，并且比沒有解耦電路時(shí)濾波效果降低了5~10 dBμV。

把無EMI濾波、無解耦的DAEF濾波、有解耦的DAEF濾波與國(guó)標(biāo)限值對(duì)比如表2。

表2 各頻段EMI噪聲信號(hào)平均值

由表2可看出，DAEF對(duì)傳導(dǎo)EMI有很好的抑制效果，DAEF的解耦電路有效的提高了DAEF的抑制能力，與仿真結(jié)果一致。

5. 結(jié)束語

本文針對(duì)DAEF系統(tǒng)信號(hào)檢測(cè)點(diǎn)與注入點(diǎn)的耦合會(huì)降低EMI抑制性能問題，設(shè)計(jì)了帶有解耦電路的DAEF系統(tǒng)及控制方案，建立了帶有解耦電路的DAEF系統(tǒng)的模型，仿真分析了解耦電路對(duì)DAEF系統(tǒng)濾波性能的影響，給出了解耦電路的設(shè)計(jì)方法。利用R&S公司的EMI接收機(jī)實(shí)驗(yàn)測(cè)試EMI，基于FPGA搭建了DAEF控制系統(tǒng)平臺(tái)，實(shí)驗(yàn)證明所提出的解耦電路設(shè)計(jì)方法有效的提高了DAEF的抑制能力，這將有效促進(jìn)對(duì)數(shù)字有源EMI濾波器的進(jìn)一步研究和廣泛推廣。