產量對設計余量的依賴性如圖1所示。低于一定水平，產量注定為0，因為發生的物理現象，可能只有在設計階段之后變得明顯，在現實生活中，設備會損害大部分路徑。增加裕量將使設計對這些現象更加穩健，但也會增加設計成本，在芯片的面積和功耗方面，以及完成設計所需的設計工作。超過一定水平，設計根本不可能。

設計規模。深亞微米技術的巨大芯片意味著存在大量實例和大量時序路徑關閉。這反過來導致在收益率曲線的下降拐點之上定義設計余量（見圖1），以便獲得可接受的產量損失，保持非常接近當前技術和設計復雜性可實現的最佳效果。此外，不需要接近設計成本開始快速增加的區域，以避免在設計時間，面積和功耗方面對性能的任何危害。

從數學角度講，設計師應盡量減少Yield/ProductCost的功能。

圖1：優化設計余量

由于這些原因，設計余量必須捕獲設計中總體時序路徑的正確統計數據。更準確地說，它們不應該被縫合到最壞的情況路徑（導致設計成本太高），也不應該被更寬容的（導致設計不夠健壯）。它們應該捕獲大多數路徑，同時排除最特殊的情況。應該清楚的是，圖1中的曲線曲線（以及最佳設計余量）取決于設計風格和設計選項/選擇。因此，當面對一項全新的技術時，應該盡快在流程中引入任何可能直接影響利潤的改進，因為，正如所看到的，即使早期定義的利潤率，如果被高估，也會注入損失。性能。而這些損傷很難在以后刪除或由于過度設計而導致資源浪費。

系統的復雜性。系統復雜性通常在分層實例的數量，層次級別，時鐘組的數量，模式的數量等方面增加。這提出了在每個層次級別交叉處定義時序余量以在最大性能的每個設計階段保持一致性的挑戰，同時避免在某個階段陷入困境的問題，因為在前幾個階段低估了一些余量。此外，出于同樣的原因，必須從設計的最開始插入來自更高級別或不同級別的層級的效果的適當估計。

工作環境。在復雜的芯片設計中，每項任務所需的高水平專業化傾向于使工作流程設計和分割，因為每個人都面臨艱巨的任務，充滿技術障礙，并且可能忘記與其他人保持溝通。球隊。為了補償并使設計過程有利可圖和可預測，整個設計組織必須標準化設計余量并使用先進的工具和方法。計算，傳播和驗證這些設計余量的工具的中心分布也是必要的。

要避免的經常陷阱是設計團隊（可能是第三方）使用不同的邊距在塊開發上單獨工作，導致當宏被插入頂層以進行最終時序檢查時出現時序違規。因此，需要為多個修復程序打開相同宏的設計，這可能會耗費大量時間和精力。

任何可能的設計定制都可以減少不確定性，只要它可以嵌入到設計社區采用的現有流程和工具集中。

現在我們將討論所有設計周期中時序余量的定義，使用和管理。為簡單起見，我們不會處理錯誤路徑的正交問題。