電磁兼容性(EMC)和相關(guān)的電磁干擾(EMI)是系統(tǒng)設(shè)計工程師歷來在其無數(shù)其他問題領(lǐng)域中一直關(guān)注的兩個罪魁禍?zhǔn)住Ｌ貏e是，兩者都阻礙了PCB布局和設(shè)計工程師，特別是當(dāng)今電路板設(shè)計和元件封裝不斷縮小，OEM需要更高速的系統(tǒng)。

EMC與電磁能的產(chǎn)生，傳播和接收有關(guān) - 在PCB設(shè)計中并不是一個受歡迎的角色。由于能量生產(chǎn)者的混合組合所產(chǎn)生的能量，必須注意確保這些信號是兼容的，并且當(dāng)必須不同的電路，走線，通孔和PCB材料一致運行時，不要互相干擾。另一方面，EMI是EMC或不希望的能量產(chǎn)生的不希望的破壞性影響。在這樣的電磁環(huán)境中，PCB設(shè)計人員的目標(biāo)是確保減少各種能量元素以保持最小的干擾效果。以下是有關(guān)如何在印刷電路板設(shè)計中避免這些問題的一些提示。

提示：將其接地

設(shè)計PCB的接地層是降低EMI的最重要部分。第一步是盡可能地增加電路板總面積內(nèi)PCB的接地面積，從而減少發(fā)射，串?dāng)_和噪聲。應(yīng)注意將每個組件連接到接地點或平面。如果不這樣做，固體接地層的中和效果就不能得到充分利用。

高度復(fù)雜的PCB設(shè)計具有多個穩(wěn)壓電壓。理想情況下，每個參考電壓應(yīng)具有其相應(yīng)的接地平面。然而，過多的接地層會增加PCB制造成本，使其過于昂貴。折衷措施是將地平面分成三到五個不同的位置，在一個地層中容納多個地面部分。這可以降低電路板制造成本，同時降低EMI和EMC。

低阻抗接地系統(tǒng)在降低EMC方面發(fā)揮著重要作用。在多層PCB中，最好有一個堅固的接地層，而不是銅線竊取或散列接地層，因為它提供較低的阻抗水平，電流路徑作為最佳水平的后向源。

為了解決多層PCB中的EMC問題，最好有一個堅固的接地層，而不是銅線竊取或散列地平面。