無矢量測試：高速I/O的最佳選擇

大批量制造商必須解決如何經濟高效地測試多個多線高速I的難題/O接口 - 例如PCI Express，HyperTransport和Infiniband - 嵌入到巨大的數字系統級芯片設計中。雖然片上內置自測（BIST）與環回操作相結合是昂貴的自動測試設備（ATE）的廣泛采用的替代方案，但其高速模擬部分的故障覆蓋率較差，嚴重影響整體產品現在，一種稱為無矢量測試的方法正在出現，它提供了兩種方法中的最佳方法：片上I/O BIST的成本效益與基于ATE的信號完整性測量相結合。具體而言，該概念將ATE參數測試與片上測試內容生成和比較結合在一起，形成了硅與ATE之間的協同作用。結果是使用成熟的電子設計自動化技術為硅設計的大批量制造測試的經濟優化解決方案。

傳統的ATE架構使ATE提供源向量和速度矢量處理任務模式測試。隨著頻率持續增加超過千兆位/秒的閾值，特別是對于高速I/O接口，在大批量制造環境中，在ATE上提供此功能的成本變得非常具有挑戰性。

為了最大限度地減少對ATE測試的依賴，許多設備制造商正在使用片上BIST結構和環回模式的組合。由于當今硅工藝中可能的高集成度，IC上硅面積的額外成本是非常合理的。

不幸的是，BIST方法因無法執行任務模式參數測試而受到影響，隨著高速I/O接口的集成，這一點變得越來越重要。頻率在每秒千兆位的范圍內，信號不再被視為純數字信號。需要考慮信號完整性問題，例如時序抖動和電平噪聲，以保持足夠的故障覆蓋率并滿足所需的質量水平。

兩種方法中的最佳方法

進入無矢量測試，這是一種更加協同的方法，可以充分利用ATE和BIST的優勢。有了它，ATE有效地作為BIST/loopback中循環的擴展。因此，測試儀不提供任務模式向量和速度比較;相反，它完全負責信號完整性驗證。

由于矢量生成和速度比較功能傳統上增加了ATE信道的成本，這種雙重方法允許更經濟的解決方案大批量制造。

以下是它的工作原理。片上BIST電路以所需的數據速率提供測試內容，然后可以在環回模式下根據標準協議進行測試。 ATE將通過執行無法通過片上電路實現的信號完整性測量來做出貢獻。

參數測量的設置不需要矢量，因此全稱：無矢量參數測試。測試的參數取決于應用，范圍從簡單的抖動生成，容差和接收器靈敏度到更復雜的參數，如數據到時鐘的偏斜。

這對設計人員有何影響？設計人員現在負責在IC上創建機制，以便為設備的功能驗證以及要在ATE上執行的參數測試提供測試內容。設計人員必須通過針對鎖相環的最大應力調整的殺手模式生成最壞情況的信號完整性條件。這種方法的一個明顯優勢是，設計人員可以利用與設計SoC相同的技術來測試這些電路，而不是等待開發更新的ATE技術。

環回信道

在ATE側，環回路徑通過ATE中更具成本效益的環回信道卡進行擴展，允許模式獨立測量所需的信號完整性參數，并可選擇允許訪問直流測量資源。該環回通道卡可以配置為測量信號完整性參數，例如抖動，還允許測試工程師調整參數以便反饋給接收器。這允許使用相同的卡測試發射機信號完整性和接收機容差。

對于成本最敏感的應用，可以提供通過/失敗測量，進一步降低成本ATE卡。

有多種方法可以實現低成本的參數環回測試解決方案。一些解決方案使用抖動注入模塊作為被測設計（DUT）板的附件，但這些方法可能會受到注入的抖動隨數據速率變化的影響。

更多靈活的方法涉及一個可調數據眼圖調節器，它允許獨立的抖動和電平調整（見圖，第62頁）。

因為DUT板上的無源元件無法做到這一點，ATE中的專用環回卡是一種合適的替代方案。這允許用戶使用ATE軟件對數據眼圖開放進行編程。

將片上BIST與ATE輔助環回相結合的協同方法可以更有效地解決高速I/O問題。接口測試問題要比單獨提供。雖然它確實需要設計人員開發支持參數和邏輯測試的機制，但現有的EDA功能可以輕松支持這些機制的創建。

BIST和ATE的結合可實現經濟高效的大批量生產新的SoC器件所需的模擬測量保持高故障覆蓋率和質量水平的解決方案。

審核編輯 黃宇