加利福尼亞州圣克魯茲。 Mentor Graphics公司本周將推出一款工具，它將支持并發(fā)FPGA和電路板設(shè)計。 I/O Designer讓那些設(shè)計印刷電路板的人以圖形方式將信號分配給FPGA引腳，同時觀察FPGA設(shè)備供應(yīng)商設(shè)定的約束條件。該公司表示。圖形引腳分配可能聽起來像一個簡單的任務(wù)，但其影響遠(yuǎn)遠(yuǎn)不夠從瑣碎的。 Mentor表示，在產(chǎn)品案例研究中，I/O Designer允許用戶將設(shè)計的總板電路板長度減少15％以上，從而減少了布線層和過孔。這些變化減少了設(shè)計時間和制造成本。

“過去，F(xiàn)PGA設(shè)計人員設(shè)計了FPGA并將其交給了pcb設(shè)計人員，后者不得不接受FPGA的指定引腳分配。 “Mentor系統(tǒng)設(shè)計部門產(chǎn)品開發(fā)總監(jiān)John Isaac說。 “當(dāng)您選擇布線PCB時，會產(chǎn)生大量過多的連接長度，更多的層和更多的過孔。”

電路板設(shè)計人員通常無法訪問FPGA設(shè)計規(guī)則來告訴他們什么是FPGA針用于什么目的。 Isaac表示，如果印刷電路板設(shè)計師交換引腳，結(jié)果可能是“不連續(xù)”，迫使電路板重新插入。

但I/O Designer是一個自動化工具，可讓電路板設(shè)計師分配引腳遵循FPGA供應(yīng)商設(shè)置的約束和規(guī)則。 “pcb設(shè)計人員可以在[FPGA]器件庫中提供的限制條件下優(yōu)化基于pcb的引腳排列，并將這些引腳自動傳回FPGA設(shè)計系統(tǒng)，”Isaac說。他指出，所有這一切都是在圖形化的“拖放”環(huán)境中完成的。

除了圖形引腳分配外，I/O Designer還可以自動生成FPGA描述中的原理圖符號，如有必要，“破裂”一個太大而無法放在單張紙上的原理圖符號。

I/O Designer現(xiàn)已上市，起價為10,000美元。