在髙速PCB電路原理全過程中，常常會碰到信號完整性難題，造成數據信號傳送品質不佳乃至錯誤。那麼怎樣區別髙速數據信號和一般數據信號呢?許多人感覺數據信號頻率高的就是說髙速數據信號，其實要不然。人們了解一切數據信號能夠由正弦數據信號的N次脈沖電流來表達，而數據信號的最大頻率或是數據信號網絡帶寬算是考量數據信號是不是髙速數據信號的規范。

圖一

圖二

圖三

圖四

圖五

1、防護

一塊兒PCB板上的電子器件有各式各樣的邊值(edge rates)和各種各樣噪音差別。對改進SI最立即的方法就是說根據元器件的邊值和敏感度，根據PCB板上電子器件的物理學防護來保持。

圖1是1個案例。在事例中，供電系統開關電源、大數字I/O端口號和髙速邏輯性這種對鐘表和數據轉換電源電路的高風險電源電路將被非?？紤]到。

第一位合理布局中置放鐘表和統計數據轉化器在鄰近于噪音元器件的周邊。噪音將會藕合到比較敏感電源電路及減少她們的特性。下一個合理布局干了合理的電源電路防護將有益于控制系統設計的信號完整性。

2、特性阻抗、反射面及終端設備配對

特性阻抗操縱和終端設備配對是髙速電路原理中的基礎難題。一般每一電路原理中頻射電源電路均被覺得是最關鍵的一部分，殊不知某些比頻射更高頻的數字電路設計反倒忽略了特性阻抗和終端設備配對。

因為特性阻抗失配造成的幾類對數字電路致命性的危害，參照圖為：

a.模擬信號將會在接受機器設備鍵入端和發射點機器設備的輸出端間導致反射面。反射面數據信號被彈回而且順著線的兩邊散播直至最終被徹底消化吸收。

b.反射面數據信號導致數據信號在根據傳輸線的響鈴效用，響鈴將危害工作電壓和數據信號延遲和數據信號的徹底惡變。

c.失配數據信號相對路徑將會造成數據信號對自然環境的輻射源。

由特性阻抗不配對造成的難題能夠根據終端設備電阻器降至最少。終端設備電阻器一般是在挨近接收端的電源線上置放一到2個吸收合并元器件，簡易的作法就是說接雙小的電阻器。

終端設備電阻器限定了數據信號上升時間及消化吸收了一部分反射面的動能。特別注意的是運用阻抗匹配并不可以徹底清除毀滅性要素。殊不知用心的采用適合的元器件，終端設備特性阻抗能夠很合理的操縱數據信號的一致性。

并并不一定的電源線都必須特性阻抗操縱，在某些諸如此類緊湊 PCI 規格型號規定中的特點特性阻抗和終端設備特性阻抗特點。針對其他沒有特性阻抗操縱標準規定的別的規范及其設計師并沒有刻意關心的。

最后的規范將會變化很大從1個運用到另外運用中。因而必須考慮到電源線的長短(有關與延遲時間 Td)及其數據信號上升時間(Tr)。通用性的對特性阻抗操縱標準是 Td(延遲時間)應超過 Tr 的 1/6。

3、內電層及內電層切分

在電流量環路布置時會被數字電路設計者忽略的要素，包含對單端數據信號在2個門電路間傳輸的考慮到(圖2)。從門 A 流入門 B 的電流量環路，隨后再從地平面圖回到到門 A。

門電路電流量環路中存有2個潛在性的難題：

a、 A 和 B 二點間地平面圖必須被聯接根據1個低特性阻抗的通道

假如地平面圖間連接了很大的特性阻抗，在地平面圖腳位間將會出現工作電壓倒風。這就必將會造成全部元器件的數據信號幅度值的失幀而且累加鍵入噪音。

b、 電流量流回環的總面積應盡量的小

環路如同無線天線。一般說話，這種更大環路總面積將會擴大了環路輻射源和傳輸的機遇。每1個電源電路設計師都期待流回電流量都可以立即順著電源線，那樣就最少的環路總面積。

用大規模接地裝置能夠一起處理左右2個難題。大規模接地裝置能夠出示全部接地址間小的特性阻抗，一起容許回到電流量盡可能立即順著電源線回到。

在 PCB 布置中1個普遍的不正確是在虛梁打過孔和打槽。圖3顯示信息了當這條電源線在1個開了槽的不一樣層上的電流量流入。控制回路電流量將強迫繞開打槽，這就必定會造成1個大的環流控制回路。

一般來講，在地開關電源平面圖上是不能打槽的。殊不知，在某些難以避免要打槽的場所，PCB 設計師務必最先明確在打槽的地區沒有數據信號控制回路歷經。

一樣的標準也適用混和數據信號電源電路 PCB 板中除非是采用好幾個地質構造。尤其性能ADC電源電路中能夠運用分離出來模擬信號、模擬信號及時鐘電路的地質構造合理的降低數據信號間的干撓。

必須再度注重的，在某些難以避免要打槽的場所，PCB 設計師務必最先明確在打槽的地區沒有數據信號控制回路歷經。在含有1個鏡像系統差別的電源層中也應留意虛梁地區的總面積(圖4)。

在主控板的邊沿存有開關電源平面圖層對地平面圖層的輻射源效用。從邊緣泄露的電磁感應動能將毀壞鄰近的主控板。見圖為4a。適度的降低開關電源平面圖層的總面積(圖4 b)，以致于地平面圖層在必須的地區內相疊。這將降低電磁感應泄露對相鄰主控板的危害。

4、串擾

在PCB布置中，串擾難題是另外最該關心的難題。圖為中顯示信息出在1個PCB中鄰近的三對并列電源線間的串擾地區及關系的電磁感應區。當電源線間的間距太鐘頭，電源線間的電磁感應區將相互關系，可能會導致數據信號的轉變就是說串擾。

串擾能夠根據提升電源線間隔處理。殊不知，PCB 設計師一般依賴于日漸縮緊的走線室內空間和狹小的電源線間隔;因為在布置中沒有大量的挑選，進而難以避免的在布置中導入某些串擾難題。顯而易見，PCB 設計師必須必須的管理方法串擾難題的工作能力。

一般業內認同的標準是 3W 標準，即鄰近電源線間隔最少應是電源線總寬的 3 倍?？墒牵唧w工程項目運用中可接納的電源線間隔取決于具體的運用、辦公環境及布置沉余等要素。

電源線間隔從這種狀況轉化成另這種及其每一次的測算。因而，當串擾難題難以避免時，就應當對串擾定量化。這能夠根據計算機仿真技術性表達。運用仿真器， 設計師能夠決策信號完整性實際效果和評定系統軟件的串擾危害實際效果。

5、開關電源去耦

開關電源去耦是數字電路設計中國際慣例，退耦有利于降低電源插頭上噪音難題。迭加進開關電源上的高頻率噪音將會對鄰近的大數字機器設備都是產生難題。典型性的噪音于地彈、數據信號輻射源或是大數字元器件本身。

非常簡單的處理開關電源噪音方法是運用電容器對土里的高頻率噪音去耦。理想化的退耦電容器為高頻率噪音出示了這條對地的低阻通道，進而消除了開關電源噪音。

根據具體運用挑選去耦電容器，大部分的設計師會挑選表貼電容器在盡量挨近開關電源腳位，而容值應大到充足為可預料的開關電源噪音出示這條低阻對地通道。

選用退耦電容器一般會碰到的難題是不可以將退耦電容器簡易的當做電容器。有下列幾類狀況：

a、 電容器的封裝會造成內寄生電感器;

b、 電容器會產生某些等效電阻;

c、 在開關電源腳位和退耦電容器間的輸電線會產生某些等效電感器;

d、 在地腳位和地平面圖間的輸電線會產生某些等效電感器;

從而而引起的效用：

a、 電容器將會對特殊的頻率引起共振效應和由其造成的互聯網特性阻抗對鄰近頻率段的數據信號導致更大的危害;

b、 等效電阻(ESR)還將危害對髙速噪音退耦所產生的低阻通道;

下列小結了從而對1個大數字設計師造成的效用：

a、 從元器件上 Vcc 和 GND 腳位找出的導線必須被作為小的電感器。因而提議在布置中盡量使 Vcc 和 GND 的導線短而粗。

b、 挑選低 ESR 效用的電容器，這有利于提升對開關電源的退耦;

c、 挑選小封裝電容件將會降低封裝電感器。更換更小封裝的元器件將造成溫度特點的轉變。

因而在挑選1個小封裝電容器后，必須調節布置中元器件的合理布局。在布置中，用 Y5V 型號規格的電容器替換成 X7R 型號規格的電容件，可確保更小的封裝和更低的等效電感器，但一起也會為確保高的溫度特點花銷大量的元器件成本費。

在布置中還應考慮到用大空間電容器對高頻噪音的退耦。選用分離出來的電解電容和貼片電解電容能夠非常好的提升元器件的性價比高