隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加，信號完整性(Signal Integrity) 已經(jīng)成為高速數(shù)字PCB設(shè)計(jì)必須關(guān)心的問題之一，元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號線的布線等因素，都會引起信號完整性的問題。

對于PCB布局來說，信號完整性需要提供不影響信號時(shí)序或電壓的電路板布局，而對電路布線來說，信號完整性則要求提供端接元件、布局策略和布線信息。PCB上信號速度高、端接元件的布局不正確或高速信號的錯(cuò)誤布線都會引起信號完整性問題，從而可能使系統(tǒng)輸出不正確的數(shù)據(jù)、電路工作不正常甚至完全不工作。如何在PCB板的設(shè)計(jì)過程中充分考慮信號完整性的因素，并采取有效的控制措施，已經(jīng)成為當(dāng)今PCB設(shè)計(jì)業(yè)界中的一個(gè)熱門話題。

信號完整性問題良好的信號完整性，是指信號在需要的時(shí)候能以正確的時(shí)序和電壓電平數(shù)值做出響應(yīng)。反之，當(dāng)信號不能正常響應(yīng)時(shí)，就出現(xiàn)了信號完整性問題。信號完整性問題能導(dǎo)致或直接帶來信號失真、定時(shí)錯(cuò)誤、不正確數(shù)據(jù)、地址和控制線以及系統(tǒng)誤工作，甚至系統(tǒng)崩潰。PCB的信號完整性設(shè)計(jì)方法在PCB設(shè)計(jì)的實(shí)踐過程中，人們不斷積累了很多電路板的設(shè)計(jì)規(guī)則。在PCB設(shè)計(jì)時(shí)，認(rèn)真參照這些設(shè)計(jì)規(guī)則，可以更好地達(dá)到PCB的信號完整性。

在設(shè)計(jì)PCB時(shí)，首先要了解整個(gè)電路板的設(shè)計(jì)信息，這主要包括：

1、器件數(shù)量、器件大小、器件封裝，芯片的速率、PCB是否分為低速中速高速區(qū)、哪些是接口輸入輸出區(qū)；

2、整體布局的要求、器件布局位置、有無大功率器件、芯片器件散熱的特殊要求；

3、信號線的種類速率及傳送方向、信號線的阻抗控制要求、總線速率走向及驅(qū)動情況、關(guān)鍵信號及保護(hù)措施；

4、電源種類、地的種類、對電源和地的噪聲容限要求、電源和地平面的設(shè)置及分割；

5、時(shí)鐘線的種類和速率、時(shí)鐘線的來源和去向、時(shí)鐘延時(shí)要求、最長走線要求。

PCB的分層設(shè)計(jì)

了解電路板的基本信息后，要權(quán)衡電路板成本與信號完整性的設(shè)計(jì)要求，選擇合理的布線層數(shù)。目前電路板已由單層、雙層、四層板逐步向更多層電路板方向發(fā)展，多層PCB設(shè)計(jì)能提高信號走線的參考面，為信號提供回流路徑，是達(dá)到良好信號完整性的主要措施。在進(jìn)行PCB分層設(shè)計(jì)時(shí)，要遵循以下規(guī)則：

1、參考面應(yīng)優(yōu)選地平面。電源、地平面均能用作參考平面，且都具有一定的屏蔽作用。但相對而言，電源平面具有較高的特性阻抗，且與參考地電平之間存在較大的電位差，其屏蔽效果遠(yuǎn)低于地平面。

2、數(shù)字電路與模擬電路分層。在設(shè)計(jì)成本允許的情況下，最好把數(shù)字電路和模擬電路安排在不同的層上。如果必須要安排在同一個(gè)布線層上，則可以采用開溝、加接地線條、分割線等方法補(bǔ)救。模擬與數(shù)字的電源和地一定要分開，絕不能混用。

3、相鄰層的關(guān)鍵信號走線不跨分割區(qū)。信號跨區(qū)將形成較大的信號環(huán)路產(chǎn)生很強(qiáng)的輻射。如果在地線分割的情況下，信號線必須要跨區(qū)，可以先在被分割的地之間進(jìn)行單點(diǎn)連接，形成兩個(gè)地之間的連接橋，然后通過該連接橋布線。

4、元件面下面要有相對完整的地平面。對多層板必須盡可能保持地平面的完整性，通常不允許有信號線在地平面內(nèi)走線。

5、高頻、高速、時(shí)鐘等關(guān)鍵信號線都應(yīng)有相鄰的地平面。這樣設(shè)計(jì)的信號線與地線間的距離僅為PCB層間的距離，因此實(shí)際的電流總在信號線正下方的地線流動，形成最小的信號環(huán)路面積，減小輻射。

PCB的布局設(shè)計(jì)

印制板信號完整性設(shè)計(jì)的關(guān)鍵是布局和布線，其好壞直接關(guān)系到電路板的性能。在布局之前，必須確定盡量低的成本下滿足功能的PCB大小。如果PCB尺寸過大，布局時(shí)器件分布分散，則傳輸線可能會很長，這樣造成阻抗增加，抗噪聲能力下降，成本也增加。如果器件集中放置，則散熱不好，相鄰的走線容易產(chǎn)生耦合串?dāng)_。所以必須根據(jù)電路功能單元進(jìn)行布局，同時(shí)考慮到電磁兼容、散熱和接口等因素。

在布局?jǐn)?shù)字和模擬混合信號的PCB時(shí)，不能將數(shù)字和模擬信號混雜。如果模擬和數(shù)字信號必須混雜，要確保進(jìn)行垂直走線以降低交互耦合的效應(yīng)。電路板上的數(shù)字電路、模擬電路、以及易產(chǎn)生噪聲的電路應(yīng)予以分隔，并先對敏感線路進(jìn)行布線，并消除電路間的耦合路徑。尤其要考慮時(shí)鐘、復(fù)位和中斷線路，千萬不要將這些線路與高電流開關(guān)線路平行，否則容易被電磁耦合信號破壞，引起非預(yù)期的復(fù)位或中斷。進(jìn)行整體布局時(shí)應(yīng)遵循如下一些原則：

1、功能分區(qū)布局，PCB上模擬電路和數(shù)字電路應(yīng)各自有不同的空間布局。

2、按照電路信號的流程來安排各功能電路單元，使信號流通保持方向一致。

3、以每個(gè)功能電路單元核心元件為中心，別的元件圍繞它進(jìn)行布局。

4、盡可能縮短高頻元器件之間的連線，設(shè)法減小它們的分布參數(shù)。

5、易受干擾的元器件相互間不能太近，輸入輸出元件要遠(yuǎn)離。

PCB的布線設(shè)計(jì)

PCB布線時(shí)，要先對所有信號線進(jìn)行分類。首先布時(shí)鐘線，敏感信號線，再布高速信號線，在確保此類信號的過孔足夠少，分布參數(shù)特性好以后，再布一般的不重要的信號線。

不相容的信號線應(yīng)相互遠(yuǎn)離不要并行布線，如數(shù)字與模擬，高速與低速，大電流與小電流，高電壓與低電壓等。分布在不同層上的信號線應(yīng)相互垂直地布線，這樣可以減少線間的串?dāng)_。信號線的布置最好根據(jù)信號的流動方向順序安排，一個(gè)電路的輸出信號線不要再折回輸入信號線區(qū)域。高速信號線要盡可能地短，以免干擾其他信號線。在雙面板上，必要時(shí)可在高速信號線兩側(cè)加隔離地線。多層板上所有高速時(shí)鐘線都應(yīng)根據(jù)時(shí)鐘線的長短，采用相應(yīng)的屏蔽措施。

布線時(shí)應(yīng)遵循的一般原則有：

1、盡量選用低密度布線設(shè)計(jì)，并且信號走線盡量粗細(xì)一致，有利于阻抗匹配。對于射頻電路，信號線的走向、寬度、線間距的不合理設(shè)計(jì)，可能造成信號傳輸線之間的交叉干擾。

2、盡量避免輸入輸出端的導(dǎo)線相鄰以及長距離的并行布線。為了減少并行信號線的串?dāng)_，可增大信號線間的間距，或信號線間插入隔離帶。

3、PCB上的走線寬度要均勻，不能發(fā)生線寬的突變。PCB走線拐彎處絕對不要采用90度的拐角，要采用圓弧或135度角，盡可能保持線路阻抗的連續(xù)性。

4、盡量減小電流環(huán)路的面積。載流電路對外的輻射強(qiáng)度與通過的電流、環(huán)路面積和信號頻率的平方成正比，減小電流環(huán)路的面積可以減小PCB的電磁干擾。

5、盡量減少導(dǎo)線的長度，增加導(dǎo)線的寬度，有利于減少導(dǎo)線的阻抗。

6、對于開關(guān)控制信號，應(yīng)盡量減少同時(shí)改變狀態(tài)的信號PCB走線數(shù)量。