在上一篇文章中，我們探討了是否連接電容器的問題通過走線或通過一對過孔將電容去耦到IC電源引腳。我們看到通孔技術是優越的，因為它降低了電感，當我們試圖確保去耦電容在50-100 MHz的頻率下有效時，電感是我們必須克服的主要障礙。高達數百兆赫。

過孔和平面

在本文中，我們將探討去耦電感的問題。通孔和平面層配置。然而，在我們進入討論之前，我們需要明確以下幾點：隨著我們深入探討高速去耦領域，我們越來越關注平面連接，直到最終看起來很大程度上忽略了跟蹤。以下注意事項將有助于將此現象置于語境中：

高電感

正如我們在上一篇文章中所看到的，與連接相比，跡線僅具有過多的電感依賴于過孔和平面層。

平面電容

去耦電容與平面相互作用的方式似乎成為主導因素隨著運行頻率的增加。科學在這里開始變得復雜，我理解細節的能力有限，甚至解釋它們的能力也越來越差。我在本文中發現的一個有趣和直接的陳述表明，在某些情況下，去耦電容本身受到電感的阻礙，以至于它無法真正為IC提供電流。相反，平面電容提供瞬態去耦電流，電容器的工作是為平面充電。

擁擠的布局

高速數字系統通常涉及復雜的空間受限布局，這些布局將大部分PCB空間專用于組件。幾乎沒有跡線的空間，因此電路板設計師很樂意盡可能使用過孔。

分布式電容與離散電容

如果平面電容是在某些高速數字設計中真正的去耦電荷源，電容真的需要“盡可能靠近引腳”嗎？位置是否重要？質疑正確解耦的基本原則之一的有效性似乎令人震驚，但這正是Hubing等人的觀點。在這篇研究論文中做過。用另一篇論文的作者的話來說，Hubing等。聲稱在某些條件下電容器的位置“不重要”，盡管它們可能已將其結論擴展到“研究的有效性范圍之外”。無論如何，這是電容器之間相互作用重要性的另一個例子。在平板上到處都有“分布電容”的平面層。

最小化電感

去耦電容的總電感取決于由電容，過孔和平面形成的電流環的面積。

如您所見，環路區域受兩個過孔之間的間隔以及電容器與平面層之間的距離的影響。因此，如果目標是改善去耦性能，那么到平面和通過分離的距離是需要解決的關鍵因素。

與飛機的距離

如果您正在設計一個典型的四層板，那么您可以做的就是減少與飛機的距離 - 去耦帽將始終接近一個平面層并且遠離另一個平面層。

如果但是，電路板有四層以上，您可以靈活地優化去耦電容相對于電源和接地層的位置。此外，現在是指出如果不將電源和接地層放置在相鄰層上，將會損失大量分布電容的好時機。在我看來，高速數字設計將從以下配置中受益匪淺：

在兩個組件層之一上放置盡可能多的高速IC（讓我們說它是頂部）。

布置電源和接地層，使它們相鄰并靠近頂層。

將所有去耦帽放在頂層，使它們具有短連接

通過分離

減少通孔分離的第一種方法是使用較小的去耦電容。在我的電路板上，我使用0603封裝，因為我經常手工組裝它們;如果電路板由機器組裝，0402是更好的選擇。

現在最小化電感是選擇最佳通孔配置的問題：

改編自 本文件第29頁的圖表 。

請注意，我們主要關注兩個過孔之間的距離。因此，第三個圖表標記為“良好”，第二個圖表標記為“正常”，盡管“體面”配置使用較短的走線將電容器端子連接到過孔。

結論

我希望本文能讓您深入了解高速數字PCB設計的復雜世界。我認為很明顯，最小化環路面積是降低電感并因此改善高頻性能的關鍵，但我不確定如何考慮在整個電路板上隨機分配去耦電容的可能性（在某些情況下）。如果您對此主題有任何想法，請隨時在評論中分享。