1.鼠標設定:在ALLEGRO視窗 LAYOUT時,每執行一個指令例：Add connect, Show element等鼠標會跳到Option窗口,這樣對layout造成不便.

1)控制面版＞滑鼠之移動選項中,指到預設按鈕（或智慧型移動）：取消“在對話方塊將滑鼠指標移到預設按鈕”設置

2. Text path設置:在ALLEGRO視窗 LAYOUT時,不能執行一些指令：Show element, Tools>report…

1)應急辦法：蒐尋一個相應的log文檔copy到檔案同一路徑即可.

2) Setup>User Preference之Design_Paths>textpath項設為：C:cadancePSD_14.1sharepcb/text/views即可.

3.不能編輯Net Logic.

Setup>User Perference之項選擇logic_edit_enabled,點選為允許編輯Net Logic,默認為不能編輯Net Logic.

4.轉gerber前需update DRC,應盡量將DRC排除,有些可忽略的DRC如何消除?

1)logo中文字所產生的K/L error,可另外增加一個subclass,這樣該文字不用寫在ETCH層,可消除K/L error.

2)有些可忽略的P/P,P/L的error,可給那些pin增加一個property---NO_DRC,操作:Edit/Properties,選擇需要的pin,選NO_DRC, Apply, OK

5.對某些PIN添加了”NO DRC”的屬性可ERRO并不能消除﹐這是為什么?

“NO DRC”屬性只爭對不同的網絡﹐對相同的網絡要清除ERRO,可設定Same net DRC為off.

6.如何Add new subclass:

Setup>Subclass之Define Subclass窗口選Class,點add”New subclass” 通常用到的new subclass有：GeometryBoard Geometry之Top_notes, Bottom_notes, Gnd_notes, Vcc_notes等。其作用為gerber中Log之Title/Page name所放層面。

7. 對differential pair nets 之”net space type” properties應怎樣設定？

1)先設定對net設定一differential pair property,

2)再在constraints system控制面板中選擇spacing rule nets欄的attach property nets,并在allegro窗口control panel的find by name下選擇property,

3)選取相應property,

4)再對其套用spacing rule即可.

8. Hilight時的兩種不同的顯示方式（實線和虛線）

在setup>user preferences>display中,勾上display_nohilitefont,則以實線顯示,不勾則虛線顯示,實線比較容易看清

9.怎樣更新Allegro layout窗口下的tool bar和display option設定

View>customization>tool bar中,勾上欲顯示在窗口中的內容;欲鎖住右邊display option窗口,在view>customization>display option中選locked_right.這樣重開一個ALLEGRO窗口時就會恢復上一次的設定.

10. Color and Visibility視窗過長,有的人在使用一陣子后會發現Color and Visibility視窗過長不好關掉其視窗,這時有兩個方法可解決.

1)關掉Allegro程式然后刪掉pcbenv路徑下的allegro.geo,再進Allegro就會重設其視窗

2)將Allegro.geo檔中的Form.cvf_main改其值60400430

11. 開啟allegro時,會自動在桌面上生成allegro.jrl檔,怎麼解決？可能的情況：環境變數中將temp路徑設成了桌面

1)環境變數中將temp應設成:%USERPROFILE%Local SettingsTemp

2) Setup>User Perference之Design_Paths>textpath項設成了桌面

12.當我們要RENAME背面元件時不成功

選Edit/property,選中背面所有元件（FIND中選component）,分配一個auto_rename屬性,然后再rename一次.

13. Rename
Setup/user preference editor/misc/fst_ref_des可以設數值如501，它代表的意思是元件Rename后是從501開始如C501,R501等等。

14.我們在走線時﹐經常碰到這樣的問題﹒走線時候我們渴望RATS顯示隨著走線而改變﹐以便走線﹒Setup/Drawing options之Display中的Ratsnest Points有兩選項﹕

1) Pin to Pin (Rats在Pin之間顯現)

2) Closest end point (Rats隨走線改變顯示)

15.怎樣復制多個有規律的VIA

點COPY在右命令欄X,Y中輸入VIA的個數,則間距以PIN輿PIN之間距為準.

16.有時打開allegro窗口,menu會反白無效.

1)將不是系統路徑(c:cadencepsd_14.1sharepcb extcuimenus)下的men文檔刪除,再更新系統路徑下的men文檔,

2)再重新開一個allegro窗口.

17. Stroke的使用

1) Setup>User Preferences…>UI:no_dragpopup, 若勾選用右鍵畫stroke圖形就可實現快捷功能﹐默認狀態為須用CTRL+右鍵才可實現Stroke功能18. 如何將Help file、可執行程式掛在Allegro Menu上？

1)將LayoutserverFUserg47Menu File下的*.men檔Copy to: C:CadencePSD_14.1SharePcbTextcuimenus下,

2)將Pcb_server2PcblHelp File下的Help file Copy to C:CadencePSD_14.1SharePcbHelp下。掛上去的Help file就可以執行了。

19. Menu之Path設置。

Setup>User Preferences之Ui_paths選menupath項，其默認Path為當前路徑和C:CadencePSD_14.1SharePcbTextcuimenus，當你要改變Menu時，建議新增一個Menu路徑以防損壞系統的Menu.

20. env中快捷鍵的保留

將C:Pcbenv 下的env檔中alias項Copy to: C:CadencePSD_14.1SharePcbText下的env檔中。即可保留你在env中的快捷鍵設置。

21.在進行SUB_DRAWING時﹐同一個內容會有兩個相同名字﹐有時也無法打開

在SETUP/下的CLIPPATH路經只設當前路徑﹐別的去掉

22.定義某部分區域不能有測試點

在Manufaturing/no_probe_bottom這層加上一塊SHAPE則可.當用Route/Testprep/create Probe來create這塊區域的測試點時會失敗，出現的提示為：Pin out of bounds.

23. Allegro Lib里的pad有更改﹐而在做零件的視窗replace不了該pad﹐即使刪掉該pad重新叫進來也不能update﹒

1)把該pad的坐標先記下來﹐然后把該種pad刪掉﹐

2)選toos/PADStack/modify designPADStack…在彈出的窗口中選purge/all,再在彈出的窗口中選yes,之后再重新叫進該pad就ok了.

24.對於VCC,GND等這些線寬要求較高的信號,在pin腳比較小,比較密的IC上走這些信號時就很容易產生line to line的錯誤,如果只是單純的把線寬改小了來走也會產生L/W的錯誤.

1)在設這些信號的rule時,在constrain system master下的physical (line/vais)rule set etch value下,把min line width設為VCC, GND等信號一般要走的線寬值,

2) min neck width設為那些特殊IC能走的線寬值,

3) max neck length設為這段線寬減少了的線可以走多長.

4)然后在這些信號套上這個rule.以后在走線時就可以把特殊IC上的VCC,GND等信號的線寬改為剛才所設的那個min neck width值而不會出錯.

25.做零件時無法放置PAD

可能是右邊display窗口的option欄: Inc和Text block項數字為零﹐將其改為自然數則可

26.做金手指零件時﹐REF＊等五項內容擺放的層面（Assembly_Top OR Assembly_Bottom）

1)當金手指的兩面做成同一個零件中時﹐REF＊等五項內容只放在Assemble_top層﹔

2)當金手指的兩面分開來做成兩個零件﹐對於Top層的零件﹐其REF＊等五項內容放在Assembly_Top層﹐對於Bottom層的零件﹐其REF＊等五項內容放在Assembly_Bottom層

27.在board file中replace不同封裝的零件?

1)先給要replace的零件增加一屬性----Edit/Property,選擇temporary package symbol, apply.

2)再執行指令: place/replace SPECCTRAQuest Temporary/symbol. Replace的零件要與原來的temporary symbol的pin count一樣

28. 開啟Allegro視窗時，等待很長時間，在command視窗提示Function未找到等資訊。

將Pcbenv下的不常用之skill file delete掉，把 Allegro.ilint 檔內的相應之Load “*.il”行delete掉。

29. Z_COPY命令在shape symbol和flash symbol格式中不能使用.

在setup>drawing size>type去變換工作平臺的格式到可以使用Z_COPY的格式,用后再變回來即可.可省去subdrawing的繁瑣.

30. 如何保護自己的Project。

Allegro14.2中Allegro Design Expert之Editor. File>Properties選擇Password. 輸入密碼，再鉤選Disable export of design data項，這樣你的Project就不會被人盜用了。

31. 在Allegro14.2中不能執行dbfix指令。

1) Dbfix為Allegro14.1中用來Repair errors的****程式，而在Allegro14.2中將這些Check& Repair errors的功能集中在DB Doctor這一個****程式中。DB Doctor可以Check& Repair各類型的errors 它支援各種類型的layout檔案格式，像*.brd *.mcm *.mdd *.dra *.psm *.sav *.scf. 但它不能確定完成repair所有errors.

32. Allegro Utilities****程式介紹

1) Allegro to SPECCTRA: SPECCTRA Automatic Router

2) Batch DRC:移除板子內所在DRC marks，只是移除mark而以，若要layout須Run Update DRC.

33. 如何避免測點加到Bottom層的零件內。

一般情況下測點都加在Bottom層，即layer選Bottom.在運行加測點時Route>Testprep>Auto…中不要鉤選Allow under component,電腦會自動根據零件之Assembly偵測是否有湞點在零件內。已加在零件內的湞點將無效。

34.如何一次性highlight沒有加測點的net

1)方法一：在運行完Route>Testprep>Auto…之后，highlight所有net,然后關掉所在層面，只開Manufacturing>PROBE_BOTTOM,之后以框選方式dehilight所有net,再打開需要之層面，剩下的highlight net即為未加測點之net

2)方法二：在運行完Route>Testprep>Auto…之后，在Allegro 命令行輸入hl_npt即可一次性highlight沒有加測點的net. 前提是…pcbenv下面有hl_npt.il skill file.

35. CRTL鍵在Allegro中的使用。

在執行逐個多選指令像Hilight、其他命令之Temp Group時，按住CRTL鍵可以實現反向選擇的功能，即執行Hilight時，按CRTL鍵時為Dehilight, 執行其他命令之Temp Group時按CRTL鍵為取消選擇。

36.通過show element之report檔產生一個list file.

Display>Show element框選目標net or symbol etc，則產生一個Report視窗，將其另存為一個txt檔，即為一個list

file.這一list file可用於Hilight一組線，Delete一組symbol,此作法比設定Group或定議Bus name更為靈活。

37.固定Report窗口以便顯示多個Report窗口

在Report窗口選File>Stick,該窗口即可固定﹐再執行Report指令時﹐該窗口將不會被覆蓋

38.中間鍵之放大縮小的設定

Setup>User Preferences…>Display: no_dynamic_zoom,若勾選﹐則點擊中間鍵時只可一次性Zoom窗口﹐默認狀態時﹐點擊中間鍵可隨意zoom窗口。

39. Show element時不顯示manhattan etch length

1) Setup>User Preferences…>UI: show_max_manhattan_pins 在Value欄Key入1就可以Show element時不顯示manhattan etch length,此設置對有NO_RAT屬性的net不適用。

2)一般情況下超過50 pins的net,比如GND等power net, Show element時不顯示manhattan etch length。

40.非電氣引腳零件的制作

建圓形鉆孔：
（1）parameter：沒有電器屬性（non-plated）。

（2）layer：只需要設置頂層和底層的regular pad，中間層以及阻焊層和加焊層都是null。

注意：regular pad要比drill hole大一點。

41.Allegro定義層疊結構

對于最簡單的四層板，只需要添加電源層和底層，步驟如下：
1、Setup–> cross-section
2、添加層，電源層和地層都要設置為plane，同時還要在電氣層之間加入電介質，一般為FR-4
3、指定電源層和地層都為負片（negtive）
4、設置完成可以再Visibility看到多出了兩層：GND和POWER
5、鋪銅（可以放到布局后再做）
6、z-copy–> find面板選shape（因為鋪銅是shape） –> option面板的copy to class/subclass選擇ETCH/GND（注意選擇create dynamic shape）完成GND層覆銅
7、相同的方法完成POWER層覆銅

42.Allegro生成網表

1、重新生成索引編號：tools –> annotate
2、DRC檢查：tools –> Design Rules Check，查看session log。
3、生成網表：tools –> create netlist，產生的網表會保存到allegro文件夾，可以看一下session log內容。

Allegro導入網表

1、file–> import–> logic–> design entry CIS（這里有一些選項可以設置導入網表對當前設計的影響）
2、選擇網表路徑，在allegro文件夾。
3、點擊Import Cadence導入網表。
4、導入網表后可以再place –> manully –> placement list選components by refdes查看導入的元件。
5、設置柵格點，所有的非電氣層用一套，所有的電氣層用一套。注意手動放置元件采用的是非電氣柵格點。
6、設置drawing option，status選項會顯示出沒有擺放元件的數量，沒有布線的網絡數量

43.Allegro手工擺放元件

1、place –> manully –> components by refdes可以看到工程中的元件，可以利用selection filters進行篩選。另外也可以手工擺放庫里的元件。還可以將對話框隱藏（hide），并且右鍵 –> show就可以顯示了。

2、如何鏡像擺放到底層？

方法一：先在option選mirror，在選器件

方法二：先選器件，然后右鍵 –> mirror

方法三：setup –> drawing option –>選中mirror，就可進行全局設置

方法四：對于已擺放的零件，Edit –> mirror在find面板選中symbol，再選元件這樣放好元件后就會自動在底層。

3、如何進行旋轉？

方法一：對于已經擺放的元件，Edit –> move 點擊元件，然后右鍵 –> rotate就可以旋轉
方法二：擺放的時候進行旋轉，在option面板選擇rotate

44.Allegro快速擺放元件

1、開素擺放元件：place –> quickplace –> place all components

2、如何關閉和打開飛線？

關閉飛線：Display –> Blank Rats –> All 關閉所有飛線
打開飛線：Display –> Show Rats –> All 打開所有飛線

3、快速找器件：Find面板 –> Find By Name –>輸入名字

45.約束規則的設置概要

1、約束的設置：setup –> constrains –> set standard values 可以設置線寬，線間距。間距包括：pin to pin、line to pin、line to line等

2、主要用spacing rule set和physical rule set

46.約束規則設置具體方法

1、在進行設置時，注意在Constrain Set Name選擇Default。這樣只要是沒有特殊指定的網絡，都是按照這個規則來的。

2、一般設置規則：pin to pin為6mil，其他為8mil。

3、Phsical Rule中設置最大線寬，最小線寬，頸狀線（neck），差分對設置（這里設置的優先級比較低，可以不管，等以后專門對差分對進行設置），T型連接的位置，指定過孔

4、添加一個線寬約束：先添加一個Constrain Set Name，在以具體網絡相對應。

47.區域規則設置

1、設定特定區域的規則，例如，對于BGA器件的引腳處需要設置線寬要窄一些，線間距也要窄一些。

2、setup–> constraints–> constraint areas–>選中arears require a TYPE property–> add可以看到options面板的class/subclass為Board Geometry/Constraint_Area–>在制定區域畫一個矩形 –>點擊矩形框，調出edit property–>指定間距（net spacing type）和線寬(net physical type)–>在assignment table進行指定