就像很多其他半導體器件一樣，高速模數轉換器(ADC)并 不能始終像我們期望那樣完美運行。它們存在一些固有限 制，使其偶爾會產生超出正常功能的罕見轉換錯誤。然 而，像測試和測量設備等很多實際采樣系統不容許存在高 ADC轉換誤碼率。因此，量化高速模數轉換誤碼率(CER) 的頻率和幅度非常重要，這樣工程師才能設計出具有合適 預期性能的系統。

高速或GSPS ADC(每秒千兆采樣ADC)相對稀疏出現的轉換 錯誤不僅造成其難以檢測，而且還使測量過程非常耗時。 該持續時間通常超出毫秒范圍，達到幾小時、幾天、幾周 甚至是幾個月。為了幫助消減這一耗時測試負擔，我們可 以在一定“置信度”的確定性情況下估算誤碼率，而仍然保 持結果的質量。

比特誤碼率(BER)與轉換誤碼率(CER)

與串行或并行數字數據傳輸中比特誤碼率的數字等效值類 似，轉換誤碼率是轉換錯誤數與樣本總數之比。但是， BER和CER之間有一些截然不同之處。數字數據流中的 BER測試采用長偽隨機序列，該序列可于發送器中在傳輸 兩端使用常用種子值來啟動。接收器預期將收到理想的傳 輸。通過觀察接收數據與理想數據的差異，便可精確計算 出BER。兩端之間偽隨機序列數據中的失配(基于種子值) 即視為比特錯誤。

與CER不同，誤差測定不像純數字比較那么簡單。由于 ADC轉換過程中始終具有小的非線性，另外還存在系統噪 聲和抖動，因此并非總是能確定預期數據和實際數據之間 的確切差異。相反，需要建立誤差閾值，用于確定轉換錯 誤和具有容許預期噪聲的樣本之間的界限。這與數字BER 不同，并不會對發送和接收的預期數據進行確切比較。相 反，首先必須量化樣本的誤差幅度，然后再確定是轉換錯 誤，還是在轉換器和系統的預期非線性范圍內。

ADC后端數字接口的誤碼率必須低于轉換器的內核CER， 因此無法忽視。如果并非如此，那么數據輸出傳輸誤差將 覆蓋CER并成為主要誤差來源。系統設計人員實際并不關 心誤差來自ADC的哪一部分，但是，出于討論目的，我們 將僅關注ADC轉換誤碼率。

亞穩態

高速ADC中造成轉換錯誤的一個常見原因是一種稱為亞穩 態的現象。高速ADC在將模擬信號轉換為數字值的不同轉 換級中往往會使用很多梯形比較器。如果比較器無法確定 模擬輸入是高于還是低于其參考點時，就會產生可能導致 出現錯誤代碼的亞穩態結果。當兩個比較器的輸入之差幅 度非常小或為零時，就可能發生這種情況，此時無法進行 正確比較。由于此錯誤值會沿著流水線傳播，因此ADC可 能產生重大的轉換錯誤。

圖1. 此基本梯形比較器設計給出了比較器決定點的轉換故障 概率性點(亞穩態)。假設AIN = VA，中間的比較器可能無法 在有限轉換時間內分辨穩定的輸出，導致位[1]和位[0]具有 多個可能的錯誤組合。

當差分模擬輸入為相對較大的正值或負值時，比較器可以 快速計算出差值并給出明確決定。當差分值很小或為零 時，比較器做出決定所需的持續時間會長很多。如果在此 決定點之前比較器輸出鎖存，則將產生亞穩態結果。

幸運的是，有些設計方案可以減輕這個問題。首先，最顯 而易見的方法是將比較器的不確定范圍設計地非常小，迫 使比較器在可能的最大模擬輸入條件范圍內做出準確決 定。不過，這可能造成電路功率和設計尺寸增加。

第二種方法是盡量延遲比較器采樣時間，給模擬輸入最長 的時間建立至已知的比較器輸出值。不過，這種方法存在 多個限制，因為延遲最長也只能持續到當前采樣時間結 束，而后比較器必須繼續處理下一次采樣。

第三種方法是采用智能錯誤檢測和校正算法，該算法會對比 較器在高速ADC轉換過程后續階段中引入的不確定性進行 數字補償。當比較器未能在最大允許時間內做出決定時，邏 輯可檢測到該缺失。然后，此信息可被附加到相關樣本上， 以便未來進行內部調整。識別出此警報時，可使用后處理步 驟在樣本從轉換器輸出前糾正該錯誤。這可以從圖2中的 AD9625看出，它是ADI公司的一款12位、2.5 GSPS ADC。

圖2. 可在AD9625的模數轉換過程內識別比較器的 不確定性。可在后續步驟中執行校正命令以校正 樣本，然后再從轉換器輸出。

置信度

CER置信度(CL)是指在不精確到特定故障率的情況下對未 來錯誤的外推預期。這可減少針對給定CER獲取的樣本總 數，但代價是不能保證100%的確定性。從數學角度來說， 要達到絕對100%的確定性，需要取得無限持續時間內的樣 本。因此，根據行業經驗，95%的置信度已經相當接近已 知值并且實現了不確定性和測量時間之間的平衡。如果將 測試重復一百次，則有95次可以準確識誤碼率。

有時我們會誤認為一旦在測試期間檢測到錯誤，該過程就 會結束并找到最終的轉換誤碼率。這既不準確也不完整。 無論過程中是否有錯誤，都可以測試轉換誤碼率及相關置 信度。但是，如果在給定置信度下檢測到錯誤，則與沒有 錯誤時的樣本數相比，必須增加測量的樣本數量。此影響 如下圖3所示。

圖3. N*CER與置信度和錯誤檢測計數的關系曲線。 注意，檢測到錯誤后可以繼續進行CER測試， 但是要實現相同的置信度，則需要增加測量 的樣本數。

以下公式給出了置信度、誤碼率和樣本數之間的自然對數 數學關系表達式:

N = 測量的樣本數
CER = 轉換誤碼率
CL = 置信度
E = 檢測到的錯誤計數

未檢測到錯誤時，公式有所簡化，右邊的項等于零，結果 僅取決于左邊的項。當置信度為95%且未檢測到錯誤時， 所需的樣本數僅約為預期CER的倒數乘以3。精確到100% 置信度時，即對于任何CER值都有CL = 1.0，從數學角度上 需要獲取–ln(0)無窮大的無限樣本數(N)。

誤差閾值

高速ADC中的所有轉換誤差并非都“生而平等”。誤差幅度 很關鍵，因為有些誤差絕對比其他誤差更重要。例如，一 個或兩個最低有效位(LSB)誤差可能在系統的預期噪底之 內，甚至可能不會影響瞬時性能。但是，最高有效位 (MSB)誤差，乃至滿量程誤差可能造成系統故障事件。因 此，CER測試需要具有一種機制或閾值來確定轉換中誤差 的嚴重程度。

圖4. 可以看到來自ADC樣本的重構正弦波，它具有 上限值和下限值。當代碼超出限值后，則被視為轉換 錯誤。處于閾值范圍內的較小非線性異常樣本不會被 視為轉換錯誤。

轉換的誤差閾值應該包括ADC的已知線性不足，以及時鐘 抖動和其他超出轉換器功能的系統噪聲。對于任何給定樣 本，這些通常會累加為14位ADC的4或5個最低有效位(lsb) 或16-32個代碼。根據ADC分辨率、系統性能和應用的誤 碼率要求，該值的大小可能略有不同。使用此誤差帶與理 想值進行比較后，超出此限值的樣本將被視為轉換錯誤。 在傳統視頻ADC中，此錯誤被稱為“閃碼”，因為它會在視 頻屏幕上產生亮白色像素閃爍。

可接受的轉換器誤碼率很大程度上取決于信號處理系統和 系統誤差容差要求。例如，后院移動藍牙對講系統的用戶 可以容忍幾個小時內發生幾次錯誤，甚至不會察覺。對于 航天衛星上的任務關鍵型傳感器電路板，則可能需要將轉 換器不確定性降至最低，否則衛星可能從天上掉下來。退 一步講，即使沒那么嚴重，但也可能發生極其糟糕的事 情，例如電視接收信號很差。

歷史上測量的GSPS ADC轉換誤碼率一般不會低于1e-14。對 于1e-12的誤碼率，這意味著轉換器在1e-12(1萬億)個樣本內 不應出現轉換錯誤。1e-15的誤碼率意味著轉換器在1e-15(1百 萬的四次方)個樣本范圍內不應出現轉換錯誤。雖然這些數 字看起來很大，但憑借當今先進轉換器技術的高采樣速率， 對于CER測試仍然可以實現。但是，對于具有8 ns采樣速率 的125 MSPS轉換器，1萬億次采樣將占用800秒(1e-12 × 8 ns)， 約十三分鐘。1百萬的四次方次采樣將占用800,000秒(1e-15 × 8 ns)，也即9.24天。要在這些誤碼率中實現95%的置信度， 則需要分別將這些采樣持續時間的每一個均乘以2.996。

圖5. CER與誤差幅度閾值的關系曲線。針對測試 設定的誤差閾值限值(在ADC代碼中)會對給定置 信度下的CER產生影響。

圖6. 圖中所示為CER測試的兩種采樣情形。頂部的情形是以比Fs/2 稍快的速率對模擬信號進行采樣，其中僅每隔一個樣本比較一次。 理想情況下，兩個連續樣本的不同之處不超過一個LSB代碼。下面 的情形是對相對較慢的模擬輸入進行過采樣，以便兩個相鄰樣本的 不同之處也不超過一個LSB代碼。

CER測試

下面的簡化功能框圖給出了如何測試內部ADC內核的 CER。在或接近ADC最大編碼速率下采樣時，可使用頻率 相對較慢的正弦波作為模擬輸入。應對模擬輸入信號進行 規劃，以便在忽視系統噪聲的情況下，兩個相鄰樣本之間 的預期絕對差不大于1 LSB代碼。理想情況下，模擬輸入信 號比滿量程稍大，以便運用ADC的所有代碼。應計算模擬 輸入和編碼采樣速率，以便建立較長的一致性周期，而 ADC不在同一代碼級別進行一致采樣。

圖7. CER測試比較兩個連續ADC樣本和預定誤差閾值。 計數器記錄錯誤發生次數、幅值和采樣位置標識符。

系統使用一個計數器來跟蹤兩個相鄰樣本之間的幅度差值 超過閾值限值的情況，并將這種情況計數為轉換錯誤。該 計數器必須保留整個測試過程中錯誤的累加總數。為了保 證系統按預期工作，還應記錄誤差幅度與理想情況之間的 關系。測試需要的時間將基于采樣速率、所需的測試轉換 誤碼率和所需的置信度。

測量與仿真

在選擇具有較低CER的ADC時，系統工程師應該能夠區分列 出的實際可測規格與僅基于設計仿真例子的規格。例如， 1 GSPS ADC在置信度為95%且無錯誤條件下CER為1e-18的表 述要么必須僅基于電路仿真，要么必須進行近一個世紀長 的連續測量。要將1e-18的CER精確到95% CL，即使使用相 對較快的1 GSPS ADC且采樣速率為1 ns，也將消耗29.96億秒 (2.996 × 1e18 × 1ns)，約95年。您希望自己的系統ADC轉換 誤碼率單獨通過仿真的外推評估，還是根據實驗室中實際 測量的結果進行指定？

小結

與數字比特誤碼測試概念不同，即便是GSPS ADC轉換誤碼 率測試，也需要很長時間才能得到精確測量結果。需要將 CER測試的置信度設為小于100%，因為無法無限期地進行 測量。ADC采樣必須與閾值進行比較，然后才能確定其作 為真正轉換誤差的重要性。實時測試系統會比較相鄰樣 本，以獲取超出閾值的嚴重偏離。

典型轉換器架構可實現一些系統可接受的測量轉換誤碼 率，新的設計和錯誤檢測算法正推動限值實現更佳的性 能。ADI的12位2.5 GSPS ADC AD9625分級比較型流水線內 核使用專有技術檢測流水線處理前期的ADC轉換錯誤，然 后處理和糾正后期的錯誤。這在12位GSPS ADC上實現了優 于1e-15、CL為95%的行業一流測量CER。

參考電路

BER Calculator，Jitter Time Consulting LLC.

Murden、Franklin M和Michael R. Elliott。“降低信號轉換器 系統中的亞穩態誤差。”美國專利編號7,623,051。2009年。

Kester，Walt。指南MT-011。找出那些難以琢磨、稍縱即 逝的ADC代碼和亞穩狀態。ADI公司，2006年。

Kester，Walt。指南MT-020。ADC架構I：Flash轉換器。 ADI公司，2006年。

Redd，Justin。“BER測試揭秘。” Lightwave Online，2004年

Redd，Justin。“計算統計置信度以便進行誤差概率預測。” Lightwave Online，2000年。

Wolaver，Dan H。“快速精確地測量誤差率。” 《Electronic Design》，第89-98頁 1995年5月30日。

作者

Ian Beavers

Ian Beavers是ADI公司（美國北卡羅來納州格林斯博羅）高速模數轉換器團隊的應用工程師。他于1999年加入公司。他擁有超過18年的半導體行業工作經驗。他于美國北卡羅來納州立大學獲得電氣工程學士學位和北卡羅來納大學格林斯博羅分校MBA學位。他是EngineerZone?高速ADC支持社區的會員。如有任何問題，請到ADI公司EngineerZone在線技術支持社區發送給IanB。