在摩爾定律奔向極限之際，IC制造大廠當前也僅存三家能玩上百億美元的瘋狂游戲，但當3納米、1納米終將成為物理極限，后摩爾定律時代(post-Moore‘s Law)降臨，半導體業者不難發現，原來迷思于摩爾定律之中(Lost in Moore’s Law)仍有另一種解方，這個解方很可能存在于“小芯片”(Chiplet)之中。雖說“小”野心卻不小，很可能帶給從上游IC設計、EDA Tools、制造工藝、先進封測等各個產業鏈環節顛覆式的改變。

曾發起成立臺積電后段封測部門的蔣尚義，如今來到武漢，率領武漢弘芯，他也看好此一方向，愿扮演推手角色，從這個小芯片系統變革出發，開展宏愿，從系統芯片打破芯片之間的籓籬，為摩爾定律之外尋找另一種解方。

話說“小芯片”撼動力“一點不小”

2017年美國國防部先進計劃署（DARPA）推動的電子產業振興計劃（ERI）針對后摩爾定律（Post-Moore‘s-law）時代新材料、架構與設計流程，其中一個課題就是小芯片（Chiplet）。這也讓小芯片的撼動力與影響力正式浮現在世人眼前，備受關注。

在美國早期的Chiplet項目中，有企業如英特爾、Northrop、Micorss等，還有模塊芯片開發企業和高校如Ferric、Jariet、美光、Synopsys和密西根大學，以及EDA工具開發企業和高校如Candence和佐治亞理工等不同方參與。

簡單來說，Chiplet小芯片，從系統端出發，先將復雜功能進行分解，然后開發出多種具有單一特定功能，可相互進行模塊化組裝的“小芯片”（Chiplet），如實現數據存儲、計算、信號處理、數據流管理等功能，并最終以此為基礎，建立一個“小芯片”的芯片網絡（未來的電腦系統可能只包含一個CPU芯片和幾個GPU，這些GPU都連接到這個Chiplet芯片上，形成芯片網絡）。

做成Chiplet模式，需要構建一個生態系統，需要有一個豐富的模塊芯片庫（Die Bank或者KGD；known Good Die Bank）可供選擇，集成者根據需求設計芯片架構，自由選擇模塊芯片并由制造商進行制造和封裝。

這與傳統IC制造流程不同的是，集成者不僅是購買IP，而是采購滿足整體芯片架構的、即插即用的Die，這樣的Die在工藝上不受其他模塊的約束，工藝選擇靈活，可以是邏輯的芯片，也可以是模擬芯片。

理論上講，這種技術有助于IC制造客戶的交貨周期縮短，并以較低成本、較快周期實現芯片交付，但是生態環境能否成熟？以及芯片設計平臺的完整與IP保護？以及后段封裝測試等環節，皆需緊密配合到位。

而這個理念與實踐做法，與當前武漢弘芯想做的系統芯片制造正好相契合。自7月初上任的弘芯CEO蔣尚義，向DIGITIMES談到當前摩爾定律的發展逼近極限，與小芯片的“解方”這么分析，如今的晶圓制造精密度已經遠遠超過電路板100萬倍以上，盡管10年前，硅片技術造就的芯片密度也好過電路板有10萬倍。

也就是說，當一昧推進摩爾定律朝向物理極限發展，到達7納米、5納米、3納米，盡管芯片密度不斷提高，但是系統端仍滯后，“好也只限于好芯片”在電路板子上芯片與芯片間的傳輸速度與功率仍然受限于最寬松的傳輸標準，并沒有發生全然性的改變。

這正如“水桶效應”，一只水桶能裝多少水取決于它最短的那塊木板。一只木桶想盛滿水，必須每塊木板都一樣平齊且無破損，如果這只桶的木板中有一塊不齊或者某塊木板下面有破洞，這只桶就無法盛滿水。如今從系統端，必須解決從芯片與芯片之間解決補好系統整合的“短板”，而非單只是單一芯片追求極限工藝的推進而已。

通過先進封裝，能將小芯片統合到一起，這或許，可以解決當前分散在電路板上各芯片單元各自為政，通過一個界面標準以較低的功耗與功率進行芯片單元間的傳輸溝通，形成一個系統“小宇宙”。

而這也特別適用在物聯網等多元與低功耗的應用領域，也是弘芯所最看好的應用市場。

蔣尚義對DIGITIMES表示，如今的電路板線寬約近50微米，從晶圓制造的角度來說，標準非常寬松，傳輸之間所耗的功耗與性能的提升空間還非常大，不論從性能還是功耗的角度來說大大影響了I/O傳輸效率，這方面，需要小芯片有機會重新制定一個更加嚴謹的I/O標準，而非傳統在電路板上的寬泛標準。這也將是小芯片的競爭力之源，將標準制定下來，將功耗與能效最佳化，盡管看似很容易，系統小芯片統合難度非常高，“小歸小，難度大”復雜度遠超過行業內的想象。

蔣尚義指出，美國DARPA推動的電子產業振興計劃（ERI）推動小芯片，開始啟動主導標準，也建議國內建立本土一套自己的標準，促進中國實現自己的標準，也是他現在正樂意推動的事。

武漢弘芯愿扮推手 推動Chiplet制定國內標準

蔣尚義分析，IoT物聯網應用領域多元，小芯片內能夠涵蓋的芯片也相對地廣，從A2D、D2A等能將不同芯片利用先進封裝整合到一起，他自十年前就看到摩爾定律將逼近物理極限，看準先進封裝將會是“解方”之一。他當時向當時臺積電董事長張忠謀建議發展先進封裝，并由底下關鍵人物余振華，帶領“整合連結與封裝”部門。

蔣尚義回憶，當時向張忠謀提案，發展先進封裝說未來先進封測，張忠謀考慮僅一個小時，慨然答應，承諾增加400名研發團隊成員，投資了1億美元，“張大帥聽了我報告后，僅用了一個小時考慮，決策還是非常果決！”蔣尚義對DIGITIMES回憶道。

經過一年研發投入，當時臺積電自研先進封裝的量仍相當少，客戶接受度也不并不很高，蔣尚義說當時險些“成了一個笑話”，于是他親自拜訪客戶尋找問題點所在。

一位客戶告訴他，如果臺積電能做到芯片在一平方厘米內售價1美分以下甚至價錢更低就可以接受，原來當時臺積電做出的成本是7美分，已超過客戶售價，客戶承擔不起，蔣尚義說，“從客戶口中，我上了寶貴的一課，即使你做出的芯片再好，但要價錢更低，即便性能維持不變，客戶也才會想要！”

如今，臺積電的先進封裝從CoWos發力已走到InFo再到SoIC，臺積電封裝芯片歷經十年余，已成為年營收上30億美元的大生意。

而眼見下一步chiplet將帶動的產業變革，仍存在許多未知，chiplet在后摩爾定律時代將牽動IC設計、EDA Tools、IC制造與封測業何種變革？乃至于基板材料的改變？都將牽動行業變化的神經。蔣尚義說，過去他參與臺積從CoWos發力走到InFo，下一個階段是什么？正是他現正著手的進行式。

Chiplet帶動的行業變革

近日在一場由芯聯芯主辦的圓桌討論會議上，來自IP、設計服務與IC制造業大咖同臺探討了Chiplet對行業產生的變革與影響，并邀DIGITIMES與會。

從武漢弘芯蔣尚義的分析之中，他認為，從傳統晶圓制造角度，如今已走到7納米工藝，IC投片的成本至少5億美元，出片時間長達4-5個月，這代表芯片業者至少需要賣20億美元金額，賣到終端市場4億顆芯片以上才有可能回收高昂的設計成本。放眼除了，智能手機芯片此一巨量市場，并非所有芯片玩家都能進入門檻。

反觀IoT市場百花齊放，應用多元，不必盲目追求摩爾定律微縮，靠著小芯片die Bank選取需要的芯片組合與IP硅智財。以一家傳感器IC公司只需要核心20位研發工程師為例，不必增加額外的30名工程師處理A2D, D2A與存儲器等芯片架構的問題，這就足以走向Design-Lite輕簡化。

一家公司可節省30名人力，不需要等待4-5個月繁復的制造過程，通過先進封裝，很可能一周至一個月就能交付，節省設計時間資源成本，加快了交期與芯片進入市場的時間，簡單直白“Time is Money”。

芯聯芯首席運營官(COO)石克強則也認為，摩爾定律已走到盡頭之際，Chiplet發展或許連摩爾仍在世，也是他意料不到的，這另一途徑可說更好、更快、更便宜的讓芯片不再受制于線寬與傳輸速度。

從設計服務的環節來講，如何建立起當中的生態環境與伙伴關系，擴大Die Bank并且建立標準這也都是至關重要的事。

Wave Computing首席執行官Art Swift也認為，IP將為Chiplet小芯片添磚加瓦（building block），扮演重要的構成要素。

而從系統層面來說，每顆Die都需要確認良品率也就是KGD(Known Good Die)，因為只要有任何一個Die有瑕疵整個系統等同于報廢，損失將非常巨大。芯聯芯首席執行官(CEO)何薇玲也強調，所謂的“GIGO”規則，就是“Garbage in, Garbage out”千萬不要無用地輸出輸入，在系統芯片中，一方面必須慎選IP智財，同時確保IP智財沒有專利侵權問題，確保擁有完整的IP保護，否則后果不堪設想，產品能否順利問世將打問號。

芯聯芯目前擁有MIPS架構全球銷售權、中國與港澳地區獨家經營權，從IP的觀點切入，何薇玲對DIGITIMES表示，成熟CPU架構正是Chiplet的核心，能讓系統運作得更穩當規律、更省能耗，IP成熟度與來源正當性往往是影響產品能否順利上市，能不能最終打下市場的關鍵。

她說“天下沒有免費的餐，免費的往往才是最貴的”在IP領域，現在各界都在談“開源”，尤其中國市場“開源的春天來了”，但是，開源并不見得全然是免費，只是從營運模式與收費模式上形式有所不同，而這更需要生態共同的認可與攜手推進。目前芯聯芯落地是100%中資，以市場領先的價格優勢，持續推進新、老客戶在CPU 發展道路上前行。

或許，正當紅的Chiplet小芯片，芯片連芯片，也是芯聯芯期待一波絕佳機會的到來。