色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA有符號數(shù)乘法操作指南

汽車玩家 ? 來源:科學(xué)計(jì)算technomania ? 作者:貓叔 ? 2020-03-08 17:14 ? 次閱讀

FPGA中乘法器是很稀缺的資源,但也是我們做算法必不可少的資源。7系列及之前的FPGA都是25x18的DSP,UltraScale中是27x18,我們可以通過調(diào)IP Core的方式或者原語的方式來進(jìn)行乘法操作。在里面可以設(shè)置有符號還是無符號數(shù)乘法。

FPGA有符號數(shù)乘法操作指南

FPGA有符號數(shù)乘法操作指南

當(dāng)然,我們也可以直接使用*符合來進(jìn)行乘法,對于無符號的乘法

reg [7:0] ubyte_a;
reg [7:0] ubyte_b;
(* use_dsp48="yes" *)
output reg[15:0] u_res;

always @ ( posedge clk ) begin 
    if(rst)
        u_res <= 'b0;
    else
        u_res <= ubyte_a * ubyte_b;
end

有符號乘法可以在Verilog中使用signed來標(biāo)注。

reg signed [7:0] byte_a;
reg signed [7:0] byte_b;
(* use_dsp48="yes" *)
reg signed [15:0] res;

always @ ( posedge clk ) begin 
    if(rst)
        res <= 'b0;
    else
        res <= byte_a * byte_b;
end

當(dāng)然我們也要理解有符號數(shù)乘法的原理,其實(shí)就是擴(kuò)位乘法,把高位都補(bǔ)充為符號位。

有符號數(shù)乘法:

reg [7:0] ubyte_a;
reg [7:0] ubyte_b;
(* use_dsp48="yes" *)
reg [15:0] res_manul;

always @ ( posedge clk ) begin
    if(rst)
        res_manul <= 'b0;
    else
        res_manul <= {{8{byte_a[7]}},ubyte_a} * {{8{ubyte_b[7]}},ubyte_b};
end

關(guān)于乘法輸出的位寬,我們知道,兩個(gè)8bits的無符號數(shù)乘法,結(jié)果的位寬是16bits,但對于兩個(gè)8bits有符號數(shù)的乘法,只要兩個(gè)數(shù)不同時(shí)為-128,即二進(jìn)制0b1000_0000,那么輸出結(jié)果的高兩位都是符號位,我們只需要取低15bits即可。因此,如果我們可以保證兩個(gè)輸入的乘數(shù)不會同時(shí)為有符號數(shù)所能表示的負(fù)數(shù)最小值,那么乘法結(jié)果的高兩位都是符號位,只取其中一位即可。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    553

    文章

    7987

    瀏覽量

    348763
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    603016
收藏 人收藏

    評論

    相關(guān)推薦

    ADS8688分別設(shè)置0 to 1.25 × VREF和±1.25 × VREF采樣范圍時(shí),得到的16位數(shù)據(jù)是按照符號數(shù)還是無符號數(shù)進(jìn)行轉(zhuǎn)換?

    請問ADS8688 在分別設(shè)置 0 to 1.25 × VREF 和±1.25 × VREF采樣范圍時(shí),得到的16位數(shù)據(jù)是按照符號數(shù)還是無符號數(shù)進(jìn)行轉(zhuǎn)換?兩者一樣嗎?
    發(fā)表于 12-20 08:03

    采用Xilinx FPGA的AFE79xx SPI啟動指南

    電子發(fā)燒友網(wǎng)站提供《采用Xilinx FPGA的AFE79xx SPI啟動指南.pdf》資料免費(fèi)下載
    發(fā)表于 11-15 15:28 ?0次下載
    采用Xilinx <b class='flag-5'>FPGA</b>的AFE79xx SPI啟動<b class='flag-5'>指南</b>

    DLP? DLPC910 Apps FPGA指南

    電子發(fā)燒友網(wǎng)站提供《DLP? DLPC910 Apps FPGA指南.pdf》資料免費(fèi)下載
    發(fā)表于 11-05 09:26 ?0次下載
    DLP? DLPC910 Apps <b class='flag-5'>FPGA</b><b class='flag-5'>指南</b>

    請問如何用VCA810實(shí)現(xiàn)模擬乘法器?

    我在《德州儀器高性能單片機(jī)和模擬器件在高校中的應(yīng)用和選型指南》中看見,書中說VCA810可以做為模擬乘法器使用,但是應(yīng)用手冊里的公式卻不是V0=VC*Vin,而是一個(gè)帶指數(shù)向的公式,所以我很好
    發(fā)表于 09-23 07:11

    FPGA Verilog HDL什么奇技巧?

    今天給大俠帶來在FPAG技術(shù)交流群里平時(shí)討論的問題答疑合集(九),以后還會多推出本系列,話不多說,上貨。 交流問題(一) Q:Verilog 什么奇技淫巧? A:在 Verilog 中,以下這些
    發(fā)表于 09-12 19:10

    EasyGo 實(shí)時(shí)仿真 NetBox 操作指南

    ▍基于FPGA自定義模型的控制與仿真 02 操作指南 ? ? 首先,找到NetBox的電源接口,接入電源。 短按「開關(guān)」
    的頭像 發(fā)表于 09-04 18:30 ?517次閱讀

    LM70 SPI/MICROWIRE 10位帶符號數(shù)字溫度傳感器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《LM70 SPI/MICROWIRE 10位帶符號數(shù)字溫度傳感器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-14 09:28 ?0次下載
    LM70 SPI/MICROWIRE 10位帶<b class='flag-5'>符號數(shù)</b>字溫度傳感器數(shù)據(jù)表

    LM12454/LM12458/LM12H458 12位符號數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《LM12454/LM12458/LM12H458 12位符號數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 07-22 09:25 ?0次下載
    LM12454/LM12458/LM12H458 12位<b class='flag-5'>符號數(shù)</b>據(jù)采集系統(tǒng)數(shù)據(jù)表

    matlab與FPGA數(shù)字信號處理系列 Verilog 實(shí)現(xiàn)并行 FIR 濾波器

    能涉及到對符號數(shù)的處理問題 https://zhuanlan.zhihu.com/p/342108822 作者:FPGA探索者,
    發(fā)表于 05-24 07:48

    易靈思FPGA flash操作原理

    易靈思FPGA flash操作原理分享
    的頭像 發(fā)表于 04-09 15:03 ?990次閱讀

    常用的電氣元件符號哪些?

    以上是一些常見的電氣元件符號,它們在電路圖和設(shè)計(jì)中起著至關(guān)重要的作用。通過使用標(biāo)準(zhǔn)化的電氣元件符號,可以確保電路圖的準(zhǔn)確性和可靠性,從而提高工程設(shè)計(jì)的效率和質(zhì)量。
    的頭像 發(fā)表于 04-01 13:24 ?2030次閱讀

    char是符號類型還是無符號類型?

    看一個(gè)C語言的筆試題,題目很簡單,問char是符號類型還是無符號類型?
    的頭像 發(fā)表于 03-17 10:15 ?1254次閱讀

    國產(chǎn)高端fpga芯片哪些

    國產(chǎn)高端FPGA芯片多種,以下是一些知名的國產(chǎn)FPGA芯片,
    的頭像 發(fā)表于 03-15 14:01 ?2570次閱讀

    基于FPGA的高效乘法

    乘數(shù)為1時(shí)需要左移的位數(shù)與數(shù)據(jù)位的權(quán)重其實(shí)有關(guān),但是FPGA實(shí)現(xiàn)這樣的運(yùn)算并不算特別簡單,還能不能簡化?
    發(fā)表于 03-08 14:11 ?936次閱讀
    基于<b class='flag-5'>FPGA</b>的高效<b class='flag-5'>乘法</b>器

    Versal FPGA中的浮點(diǎn)計(jì)算單元DSPFP32介紹

    Versal FPGA中最新的DSP原語DSP58,它在最新的DSP48版本上已經(jīng)了許多改進(jìn),主要是從27x18符號乘法器和48位后加法
    的頭像 發(fā)表于 02-22 09:22 ?1427次閱讀
    Versal <b class='flag-5'>FPGA</b>中的浮點(diǎn)計(jì)算單元DSPFP32介紹
    主站蜘蛛池模板: 99久久免费精品| freehd另类xxxx喷水| japanese色系free日本| 国产精品第100页| 精品一成人岛国片在线观看| 欧美国产在线一区| 亚洲不卡视频| 99re6久久热在线视频| 国产精品永久在线| 暖暖日本大全免费观看| 亚州AV中文无码乱人伦在线| 91系列在线观看免费| 国产乱色伦影片在线观看| 免费无码一区二区三区蜜桃大| 无限资源在线完整高清观看1 | 亚洲国产成人精品青青草原100| 肉动漫3D卡通无修在线播放| 野花日本免费完整版高清版动漫| chinese东北老年tv视频| 狠狠色香婷婷久久亚洲精品| 青娱乐国产精品视频| 婬香婬色天天视频| 国产福利视频第一导航| 免费成年人在线观看视频| 亚洲免费视频日本一区二区| 国产 亚洲 另类 欧美 在线| 蜜桃视频一区二区| 亚洲免费精品| 国产盗摄TP摄像头偷窥| 欧美精品v欧洲高清| 亚洲一区二区女搞男| 国产成人久久婷婷精品流白浆| 男人插曲女人的视频| 亚洲一区成人| 国产69精品久久久久乱码韩国| 蜜桃成熟时2电影免费观看d| 亚洲欧美综合在线中文| 国产精品JIZZ在线观看A片| 欧美日韩免费播放一区二区| 诱受H嗯啊巨肉舍友1V1| 国产真实强被迫伦姧女在线观看|