1、早期的馮.諾伊曼體系結(jié)構(gòu)

存儲(chǔ)程序的思想奠定了現(xiàn)代計(jì)算機(jī)的基本結(jié)構(gòu)。

1）計(jì)算機(jī)硬件系統(tǒng)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部分組成的；

2）指令和數(shù)據(jù)以同等的地位存于存儲(chǔ)器中，并可按地址尋訪。

3）指令和數(shù)據(jù)均以二進(jìn)制代碼表示。

4）指令由操作碼和地址碼兩部分組成，操作碼用來(lái)表示操作的性質(zhì)，地址碼用來(lái)表示操作數(shù)在存儲(chǔ)器中的位置；

5）指令在存儲(chǔ)器中按順序存放。通常，指令是順序執(zhí)行的，在特定條件下，可根據(jù)運(yùn)算結(jié)果過(guò)根據(jù)設(shè)定的條件改變執(zhí)行順序。

6）早期的馮諾依曼機(jī)以運(yùn)算器為中心，輸入/輸出設(shè)備通過(guò)運(yùn)算器和存儲(chǔ)器傳送數(shù)據(jù)。

注意：存儲(chǔ)程序的概念是指將程序以代碼的形式實(shí)現(xiàn)輸入到計(jì)算機(jī)主存儲(chǔ)器中，然后按其在存儲(chǔ)器中的首地址執(zhí)行程序的第一條指令，以后就按該程序的規(guī)定順序執(zhí)行其他指令，直至程序執(zhí)行結(jié)束。

2.現(xiàn)代計(jì)算機(jī)的組織結(jié)構(gòu)

在微處理器問(wèn)世之前，運(yùn)算器和控制器分離，而且存儲(chǔ)器的容量很小，故而設(shè)計(jì)成以運(yùn)算器為中心，其他部件都通過(guò)運(yùn)算器完成信息的傳遞。

而隨著微電子技術(shù)的進(jìn)不，計(jì)算機(jī)需要處理、加工的信息量也與日俱增，大量I/O設(shè)備的速度和CPU的速度差距懸殊，故而以運(yùn)算器為中心的結(jié)構(gòu)不能滿(mǎn)足計(jì)算機(jī)發(fā)展的要求。現(xiàn)代計(jì)算機(jī)已經(jīng)發(fā)展成為以存儲(chǔ)器為中心，使I/O操作盡可能地繞過(guò)CPU，直接在I/O設(shè)備和存儲(chǔ)器之間完成，以提高系統(tǒng)的整體運(yùn)行效率。

目前絕大多數(shù)現(xiàn)代計(jì)算機(jī)仍遵循馮諾依曼的存儲(chǔ)程序的設(shè)計(jì)思想。

3.計(jì)算機(jī)的功能部件

傳統(tǒng)的馮諾依曼計(jì)算機(jī)和現(xiàn)代計(jì)算機(jī)的結(jié)構(gòu)雖然有所不同，但功能部件是一致的，它們的功能部件包括：

（1）輸入設(shè)備

將程序和數(shù)據(jù)以計(jì)算機(jī)所能識(shí)別和接受的信息形式輸入到計(jì)算機(jī)。

輸入設(shè)備

（2）輸出設(shè)備

將計(jì)算機(jī)處理的結(jié)果以人們所能接受的形式或其他系統(tǒng)所要求的信息形式輸出。

最常用、最基本的輸出設(shè)備是顯示器、打印機(jī)。計(jì)算機(jī)的輸入、輸出設(shè)備（簡(jiǎn)稱(chēng)I/O設(shè)備）是計(jì)算機(jī)與外界連接的橋梁，是計(jì)算機(jī)中不可缺少的一個(gè)重要組成部分。

輸入設(shè)備

（3）存儲(chǔ)器

存儲(chǔ)器是計(jì)算機(jī)的存儲(chǔ)部件，用來(lái)存放程序和數(shù)據(jù)。

存儲(chǔ)器分為主存儲(chǔ)器（簡(jiǎn)稱(chēng)主存，也稱(chēng)被存儲(chǔ)器）和輔助存儲(chǔ)器（簡(jiǎn)稱(chēng)輔存，也稱(chēng)外存儲(chǔ)器）。CPU能夠直接訪問(wèn)的存儲(chǔ)器是主存儲(chǔ)器，輔助存儲(chǔ)器用于幫助主存儲(chǔ)器記憶更多的信息，輔助存儲(chǔ)器中的信息必須調(diào)入主存后，才能為CPU所訪問(wèn)。

主存儲(chǔ)器有許多存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元包括若干個(gè)存儲(chǔ)元件，每個(gè)存儲(chǔ)元件存儲(chǔ)一位二進(jìn)制代碼“0”或“1”。故而存儲(chǔ)單元可存儲(chǔ)一串二進(jìn)制代碼，稱(chēng)這串代碼為存儲(chǔ)字，這串代碼的位數(shù)稱(chēng)為存儲(chǔ)字長(zhǎng)，存儲(chǔ)字長(zhǎng)可以是一個(gè)字節(jié)（8bit）或者字節(jié)的偶數(shù)倍。

主存儲(chǔ)器的工作方式是按存儲(chǔ)單元的地址進(jìn)行存取的，這種存取方式稱(chēng)為地址存取方式（相連存儲(chǔ)器是按內(nèi)存訪問(wèn)的）。

存儲(chǔ)體存放二進(jìn)制信息，地址寄存器（MAR）存放地址，經(jīng)過(guò)地址譯碼后找到所選的存儲(chǔ)單元。

數(shù)據(jù)存儲(chǔ)器（MDR）是主存和其他部件的中介機(jī)構(gòu)，用于暫存要從存儲(chǔ)器中讀或者寫(xiě)的信息。

時(shí)序控制邏輯用于產(chǎn)生存儲(chǔ)器操作所需的各種時(shí)序信號(hào)。

MAR的位數(shù)對(duì)應(yīng)存儲(chǔ)單元的個(gè)數(shù)，如MAR為10位則有2^10=1024個(gè)存儲(chǔ)單元，記為1k.

MDR的位數(shù)和存儲(chǔ)字長(zhǎng)相等，即存儲(chǔ)單元可容納的存儲(chǔ)元件的個(gè)數(shù)。

存儲(chǔ)器

（4）運(yùn)算器

運(yùn)算器是計(jì)算機(jī)的執(zhí)行部件，用于對(duì)數(shù)據(jù)進(jìn)行加工處理，完成算術(shù)運(yùn)算和邏輯運(yùn)算。算術(shù)運(yùn)算如加、減、乘、除的按算術(shù)運(yùn)算規(guī)則進(jìn)行的運(yùn)算，邏輯運(yùn)算則是如與、或、非、異或、比較、移位等運(yùn)算。

運(yùn)算器的核心是算術(shù)邏輯單元ALU(Arithmetic and Logical Unit)。運(yùn)算器包含若干通用寄存器，用于暫存操作數(shù)和中間結(jié)果，如累加器（ACC）、乘商寄存器（MQ）、操作數(shù)寄存器（x）、變址寄存器（IX）、基址寄存器（BR）等，其中前3個(gè)寄存器是必須有的。

運(yùn)算器中還有程序狀態(tài)寄存器（PSW）,保留各類(lèi)運(yùn)算指令或測(cè)試指令的結(jié)果的各類(lèi)狀態(tài)信息，以表征系統(tǒng)運(yùn)行狀態(tài)。

（5）控制器

控制器是計(jì)算機(jī)的指揮中心，由其指揮各部件自動(dòng)協(xié)調(diào)地進(jìn)行工作?？刂破饔谐绦蛴?jì)數(shù)器（PC）、指令寄存器（IR）、控制單元（CU）組成。

控制器

PC用來(lái)存放當(dāng)前欲執(zhí)行指令的地址，可以自動(dòng)加一形成下一條指令的地址，它與主存的MAR之間有一條通路。

IR用來(lái)存放當(dāng)前指令，其內(nèi)容來(lái)自主存的MDR，指令中的操作碼OP（IR）直至CU,用以分析指令并發(fā)出各種微操作命令序列，而地址碼Ad(IR)送至MAR來(lái)取操作數(shù)。

現(xiàn)代計(jì)算機(jī)一般將運(yùn)算器和控制器集成到同一個(gè)芯片上，合稱(chēng)為中央處理器，簡(jiǎn)稱(chēng)CPU，CPU和主存儲(chǔ)其共同構(gòu)成主機(jī)，而計(jì)算機(jī)中出去主機(jī)的其他硬件裝置（如I/O）統(tǒng)稱(chēng)為外部設(shè)備（簡(jiǎn)稱(chēng)外設(shè)）。也就是說(shuō)，外設(shè)主要包括外存和I/O。