楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日發布已經過數百次先進工藝節點成功流片驗證的新版 Cadence 數字全流程，進一步優化功耗，性能和面積，廣泛應用于汽車，移動，網絡，高性能計算和人工智能（AI）等各個領域。流程采用了支持機器學習（ML）功能的統一布局布線和物理優化引擎等多項業界首創技術，吞吐量最高提升 3 倍，PPA 最高提升 20%，助力實現卓越設計。

經過多項關鍵技術，全新 Cadence 數字全流程實現了 PPA 和吞吐量的進一步提升：

Cadence 數字全流程 iSpatial 技術：iSpatial 技術將 Innovus? 設計實現系統的 GigaPlace? 布線引擎和 GigaOpt? 優化器集成到 Genus? 綜合解決方案，支持布線層分配，有效時鐘偏移和通孔支柱等特性。iSpatial 技術讓用戶可以使用統一的用戶界面和數據庫完成從 Genus 物理綜合到 Innovus 設計實現的無縫銜接。

機器學習（ML）功能：ML 功能可以讓用戶用現有設計訓練 iSpatial 優化技術，實現傳統布局布線流程設計裕度的最小化。

優化簽核收斂：數字全流程采用統一的設計實現，時序簽核及電壓降簽核引擎，通過所有物理，時序和可靠性目標設計的同時收斂來增強簽核性能，幫助客戶降低設計裕度，減少迭代。

“基于已經廣泛采納的集成流程，全新的增強版數字全流程進一步強化了 Cadence 在數字與簽核設計領域的領導力，助力客戶實現 SoC 卓越設計，”Cadence 公司資深副總裁兼數字與簽核事業部總經理 Chin-Chi Teng 博士表示。“我們與客戶緊密合作，緩解大規模設計下日益緊張的時間壓力，提供高效達成 PPA 目標的全部所需。”

Cadence 數字全流程包括 Innovus 設計實現系統，Genus 綜合解決方案，Tempus 時序簽核解決方案和 Voltus IC 電源完整性解決方案。流程為客戶提供實現設計收斂的快速路徑和更好的可預測性，支持公司的智能系統設計? 戰略，助力實現高級節點片上系統（SoC）的卓越設計。