接著上文,繼續介紹Clock Tree Debugger~~
Visibility
該菜單主要控制Clock tree viewer上的顯示類型,如下圖所示:
Cell type控制Clock tree viewer上應該顯示的cell單元,有下列子菜單,去掉選項前面的勾就會取消clock tree viewer上對該項目的顯示
Pin type控制Clock tree viewer上應該顯示的pin類型
Implicit stop pin: 默認的stop pin
Implicit ignore pin: 默認的ignore pin
Power Domain:控制應該顯示哪個Power domain里的clock cell顯示
Logical hierarchy: 控制應該顯示哪個module里的clock cell顯示
Block hierarchy:控制顯示哪個子module里的clock cell顯示
Skew group:控制顯示哪個skew group的信息
Clock tree:控制顯示哪個clock tree的信息
Signal edge: 控制顯示哪些信號邊沿的信息
對net來說,顯示propagated到該條net的clock信號在setup check時是上升沿還是下降沿。
對cell來說,顯示該cell是以下幾種情況:
Root:clock root cell
Non-unate:輸出無法由輸入單獨決定的cell,比如與門
Simple: 輸出輸入信號變化一致的cell,比如buffer
Invert:輸出信號與輸入相反的cell,比如inverter
Net type:控制顯示哪種類型的net, 有top, trunk或者leaf
Constraints:控制顯示一些don't touch, unbufferable clock nets等
Timing windows:控制顯示clock sink的constraint window, 該sink可以在window中delay或者advance,如下圖中的綠色波紋線所示:
Delays:控制顯示哪種類型的delay,分為以下四種:
Gate delay:顯示clock tree上clock cell的delay
Wire delay: 顯示clock tree上具體wire的delay, gate delay和wire delay的示意圖如下:
Virtual delay:顯示trial run模式下的delay, 該模式下,cts只做到virtual delay balance階段,并不是做實際的implementation, 使用set_ccopt_property balance_mode trial可以運行該模式
Pin insertion delay:顯示用戶自己指定的pin insertion delay,以點虛線表示
Unit delay:使用unit delay mode,該模式下,clock tree結構圖按cell的級數劃分排列
ColorBy
該菜單欄可以控制ctd按哪種類型的分類去顯示顏色,基本上的類型與Visibility差不多。
默認的我們按不同cell類型去顯示,
也可以按照fanout數量去顯示:
Skew group顯示:
Transition time顯示
當然,我們也可以選擇改變當前類型的顏色種類:
Control Panel (控制面板)
Control Panel在主界面右邊,其實就是Visibility和Color By兩者的功能結合,在該面板中,可以同時實現開關某種類型以及顏色變換。不再過多介紹了。
Key Panel(按鍵板)
Key Panel對應著Control Panel,可以理解為Clock Tree Viewer上的一個顏色說明面板,Control Panel上每種類型對應著不同的Key Panel,比如說,當顯示類型選擇cell type時,Key Panel就會顯示每種clock cell的圖標解釋
當顯示類型選擇Transition Time時,Key Panel就會顯示每種transitiion time對應的顏色
ToolBar(工具欄)
CTD的工具欄很簡單,就是一些小工具常見的快捷鍵,有Zoom,Highlight,Find,Attribute Editor,Ruler等,圖標也一樣,在Innovus部分都介紹過,這里不再重復了,有什么大家可以翻看下Innovus GUI的介紹
World Viewer(全局視角)
該按鍵就是和Innovus一樣,GUI右下角的小窗口,可以全局顯示整個clock tree的情況,不過由于界面太小,基本看不清,所以也沒什么作用,可以在設置界面調節World view的窗口大小
Browser(瀏覽器)
該面板提供了skew group中的基本內容信息,默認放置在CTD的最下端,如下所示:里面包含了Analysis View,Skew Group,Skew,Min Delay,Max Delay,Min Pin,Min Path Level,Max Pin,Max Path Level等信息,這些從字面上就很好理解,不過多解釋了。
右擊browser中右擊每行會出現以下相關的操作
Highlight可以高亮Max Delay或者Min Delay的path
Group By 和Ungroup可以讓我們選擇按analysis view或者skew group排列顯示
Show Path Analyzer可以打開Path Analyzer,顯示每條clock path的具體信息
-
控制
+關注
關注
4文章
1011瀏覽量
122656
原文標題:時間如流水,不會再重來——Clock Tree Debugger(二)
文章出處:【微信號:IC_Physical_Design,微信公眾號:數字后端IC芯片設計】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論