色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

詳析RISC-V處理器微架構的具體設計

lhl545545 ? 來源:SiliconLabs ? 作者:SiliconLabs ? 2020-06-08 16:48 ? 次閱讀

RISC-V被認為是繼X86架構和ARM架構之后第三個主流架構,也被當作是“中國芯”崛起的歷史機遇。10年過去了,RISC-V陣營取得的成績令人滿意嗎?Silicon Labs(亦稱“芯科科技”)首席技術官Alessandro Piovaccari近期接受行業媒體-與非網的專訪時分享了對于RISC-V發展的觀點,歡迎往下閱讀完整的問答內容。

Silicon Labs首席技術官Alessandro Piovaccari 關于RISC-V架構的理解Alessandro: RISC-V是一種指令集架構(ISA),不關注RISC-V處理器微架構的具體設計。當前,有幾種實現方法,商業化的設計,如Si-Five和Andes;完全開源的,如OpenHW組織(OpenHW Group)和LowRISC。Silicon Labs是OpenHW組織的創始成員之一,該組織由RISC-V組織的前執行董事RickO’Connor創立,目前有近40家成員企業和10家合作伙伴,他們均為半導體行業的領先公司

RISC-V處理器分為開源和商業化兩種,請介紹一下這個內核設計的技術支持的具體流程和內容?Alessandro: 沒錯。RISC-V處理器的商業實現以一種與Arm模式有些相似的商業模式提供。SiliconLabs和Arm是長期合作伙伴,我們在自己的所有32位產品中都使用了Arm的M系列內核作為主處理器。就目前來看,他們的處理器質量和軟件與工具生態系統都是無與倫比的。即使是通過合作,任何商業RISC-V供應商也需要一段時間才能達到同樣的生態系統成熟度。

就RISC-V而言,我們目前的應用主要集中在針對特定應用的硬件系統中的底層內核上,例如硬件控制器、軟件定義的無線電助手和機器學習推理管理器,它們通常需要高度定制化,以滿足功耗和實時處理方面異常嚴苛的要求。此過程要求可以訪問和完全控制處理器的開源硬件。傳統上,我們一直使用自主開發的8051架構實現方法,但是8位處理器沒有足夠的計算能力來滿足現代嵌入式物聯網系統的需求。

請問目前RISC-V開源指令集架構有哪些經典案例,分別適用于什么領域或場景?Alessandro: 在盧卡·貝尼尼教授指導下,瑞士蘇黎世聯邦理工學院和意大利博洛尼亞大學聯合設計了RISC-V內核,對于這些內核,我們有比較豐富的經驗。這些內核已作為開源技術通過Pulp項目組織對外提供,該組織已將其中一些內核用于微控制器和處理器實現,例如Pulpino。設計團隊創建了三種內核,最初它們都由Pulp項目組織負責維護,但是現在已經交給了其他組織。最小的2級流水線32位內核現在由LowRISC以“Ibex”的名稱發布并維護,而6級流水線32位內核和64位內核現在則由OpenHW組織以“CORE-V”的名稱發布并維護。我們主要關注32位內核,并且是其中的積極貢獻者和維護者。

對于復雜電路的應用,采用RISC-V架構來研發可能需要增加指令集,建立一些快捷路徑,這對晶圓面積的影響有多大?Alessandro: 計算能力是有成本的。在當前復雜的SoC中——包括Silicon Labs創建的用于物聯網應用的無線微控制器在內——內核會對最終裸片的尺寸造成一定的影響。在計算方面,除了片上存儲器,占用裸片面積最多的就是使用矩陣進行復雜數學運算所需的電路,其中可能包括快速傅立葉變換(FFT)引擎,用于邊緣機器學習的神經網絡(NN)內核,或用于定位的內核。根據應用場景的不同,這些技術可以作為處理器內核的擴展來實現,也可以作為單獨的協處理器實現。在任何情況下,如果需要這種計算能力,就需要額外的裸片面積。

請問貴公司正在使用的EDA工具有哪些?晶圓代工廠是哪家?Alessandro: Silicon Labs的兩家領先EDA供應商是CadenceMentor(現在是西門子的一部分)。我們的兩家主要芯片代工供應商是臺積電(TSMC)和中芯國際(SMIC)。 很多軟件工程師表示,RISC-V軟件生態還不夠成熟,兼容性成最大問題,導致開發難度大,對這一觀點的看法如何?Alessandro: 重申一次,Arm的軟件和工具生態系統的質量和廣泛性是無與倫比的,RISC-V生態系統要達到同樣的成熟度還需要一段時間。這種成熟度對于這些處理器的通用用途非常重要。相反,我們打算在針對特定應用的實現中使用RISC-V內核,在這類實現中,內核上運行的軟件可以在芯片設計階段確定。這是一種不同類型的開發過程,更多是硬件和軟件協同設計,其中內核和針對特定應用的軟件一起進行驗證。

大多公司采用多架構來研發產品,請問貴公司是否也是采混合研發模式?Alessandro: 在可預見的未來,Silicon Labs將繼續在自己的所有無線物聯網SoC中使用Arm內核作為主要的和面向客戶的內核。這些SoC產品中的許多產品將擁有多個內核,其中一些內核僅用于內部的特定用途,以提供靈活性、更好的性能和諸如無線電管理和機器學習推理引擎等底層功能的可升級性。

為了增加靈活性和可配置性,我們計劃將RISC-V開源內核用于一些內部內核。我們的物聯網產品傳統上是基于90納米和55納米的CMOS工藝制造的,我們現在的SoC產品則是基于40納米工藝。因此,我們的物聯網市場仍處于摩爾定律的階段。代工廠已經開始為物聯網SoC提供22納米工藝,并且已經在考慮采用更先進的工藝。因此,即使在小型SoC(例如用于IoT應用的SoC)中集成更多內核,也可以用非常低的成本實現。

請問貴公司在使用RISC-V ISA時遇到了哪些問題?是如何解決的?Alessandro: Silicon Labs主要專注于微控制器和SoC類的器件。就微控制器而言,內存管理器和中斷控制器對于低功耗和少量代碼的應用是最基本的。沿著OpenHW組織的步伐,Silicon Labs正在使用CORE-V微架構。針對這些領域的ISA定義仍在開發中,但我們希望它能在不久的將來能夠應用更廣泛。

大部分人都認為RISC-V對于ARM、X86來說最大的競爭力就是可定制,對此您的看法如何?Alessandro: 沒錯。定制化是開源RISC-V內核的主要優勢,擁有開源硬件是定制化成功的關鍵,要付出的主要代價是軟件需要與硬件一起進行驗證,但是,這對于處理器的特定用途而言不是問題。相反,對于通用處理器而言,這是一個問題,因為它們破壞了標準和生態系統,而標準和生態系統是通用軟件的基礎。因此,這兩類應用場景是完全不同的。

RISC-V的致命缺點是IP碎片化,您認為怎樣的平衡在未來是最值得期許的?此外,您認為RISC-V和Arm在未來將是怎樣的共生關系?Alessandro: 是的,IP重組是一個重要的問題,這就是為什么必須非常謹慎地使用定制化的原因。永遠不要為了一點點小利益就去使用定制化。我們的理念是要對比一個有定制單元(比如無線調制解調器或者推理引擎)的混合處理器和一個不宜變更的100%全定制的完整的處理器。很多時候,一個混合處理器,盡管有IP重組的問題,但是依舊比實現完整的處理器或者實現標準處理器要容易。此外,定制版本的處理器單元應該在產品系列中重復利用,而不是逐個產品進行更改,從而可以在長期的軟件維護中保持效率。

您認為“RISC-V基金會”、“中國RISC-V產業聯盟”、“中國開放指令生態(RISC-V)聯盟”等組織對未來RISC-V的產業化進程會起到什么作用?Alessandro: 我們與這些組織打交道的經驗僅限于RISC-V組織。我們加入了該組織,以便更好地了解面向微控制器應用的未來ISA的發展情況。在組織中有很多與這項工作活動相關的事情,但這與我們的產品線無關。

RISC-V已經有10年歷史,卻在過去一年內突然爆發,背后的助推因素有哪些?Alessandro: 市場和生態系統需要演進。工程師和企業會很自然地去嘗試尋找一條發展技術的途徑。通過多年來參加RISC-V峰會,人們意識到業界對開啟新方向的興趣正日益增加。

您對RISC-V技術在未來2-3年內的市場前景有怎樣的預期?貴公司有哪些具體產品和市場規劃?Alessandro: RISC-V的發展產生的很多種使用范圍很廣的內核正在推動SoC開發者在其產品中使用越來越多的內核。傳統上只有一個內核的器件現在可能會有五個或者更多內核。即使是固定功能的產品,現在也會有一個RISC-V微內核。這種“處處安放微內核”的理念正在擴大多內核處理器的市場。這也將使Arm受益,雖然Arm的市場份額可能會減少,但整個市場體量將大幅增長,因此Arm也會實現更高的增長。

SiliconLabs首席技術官AlessandroPiovaccariAlessandroPiovaccari擔任Silicon Labs首席技術官,負責公司的產品和技術研發工作。Piovaccari先生于2003年加入Silicon Labs,負責設計公司的單芯片FM收音機產品,此類產品的總出貨量已超過15億片。他與同事共同設計了Silicon Labs的單芯片電視調諧器IC,全球十大電視制造商中有九家使用了該芯片,市場份額超過70%,總發貨量達10億片。在此之前,Piovaccari先生曾在Tanner Research公司擔任研究科學家,他于1997年加入該公司,負責開發CMOS神經啟發圖像處理器。從1998年到2003年,他是Cadence Design Systems設計服務團隊中的一員,專注于CMOS射頻集成電路RFIC)和高速SerDes IP的開發。Piovaccari先生擁有38項專利,是IEEE的高級會員、AES的正式會員和福布斯技術委員會的成員。Piovaccari先生在意大利博洛尼亞大學獲得了電子工程和計算機科學學士學位和博士學位,并在約翰斯·霍普金斯大學獲得了電氣工程榮譽碩士后證書。他還擔任Skillpoint Alliance的董事會成員、德克薩斯大學奧斯汀分校自然科學學院UTeach自然科學咨詢委員會的成員和約翰斯·霍普金斯大學G. W. Whiting學院領導力教育中心的顧問,也是IEEECICC會議指導委員會的成員。
責任編輯:pj

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19259

    瀏覽量

    229653
  • 無線電
    +關注

    關注

    59

    文章

    2139

    瀏覽量

    116436
  • 機器學習
    +關注

    關注

    66

    文章

    8406

    瀏覽量

    132566
收藏 人收藏

    評論

    相關推薦

    RISC-V架構及MRS開發環境回顧

    RISC-V被稱為開放指令集的主要原因。(4)RISC-V目前的應用 沁恒微電子于2020年2月24日發布了首款基于 RISC-V架構,自主設計的
    發表于 12-16 23:08

    RISC-V 與 ARM 架構的區別 RISC-V與機器學習的關系

    在現代計算機架構中,RISC-V和ARM是兩種流行的處理器架構。它們各自具有獨特的特點和優勢,適用于不同的應用場景。 1. RISC-V
    的頭像 發表于 12-11 17:50 ?726次閱讀

    Rivos全新產品采用Andes晶心科技NX45 RISC-V處理器

    專注于加速數據分析和生成式AI工作負載的RISC-V主要會員公司Rivos與32/64位RISC-V處理器內核的領先供貨商、RISC-V創始會員Andes晶心科技,宣布Rivos已獲得
    的頭像 發表于 12-04 10:37 ?219次閱讀

    基于risc-v架構的芯片與linux系統兼容性討論

    的代碼,以管理和控制底層硬件資源。RISC-V作為一種開源的指令集架構,為Linux內核的移植提供了可能性。 然而,由于RISC-V與其他處理器架構
    發表于 11-30 17:20

    什么是RISC-V?以及RISC-V和ARM、X86的區別

    定制的,以滿足不同應用場景的需求。而使用RISC-V指令集架構處理器的設計可以根據具體的需求進行自定義,而不必受限于傳統指令集的限制。 教育性:Krste Asanovic希望通過
    發表于 11-16 16:14

    RISC-V,即將進入應用的爆發期

    計算機由控制整體的CPU(中央處理器)和加速兩部分構成。在AI計算中,功耗和效率是兩個關鍵因素。RISC-V架構通過其簡潔的設計和定制化的擴展,可以實現高效的能量使用。該
    發表于 10-31 16:06

    risc-v與esp32架構對比分析

    RISC-V與ESP32在架構上存在顯著的差異,這些差異主要體現在處理器類型、設計原則、功能特性以及應用場景等方面。以下是對兩者架構的詳細對比分析: 一、
    發表于 09-26 08:40

    RISC-V有哪些優點和缺點

    模塊化設計提高了RISC-V的適應性和靈活性。 簡潔的指令集:RISC-V的設計簡潔,指令數量相對較少,這有助于提高處理器的執行速度和降低功耗。 強大的社區支持:RISC-V擁有龐大的
    發表于 04-28 09:03

    RISC-V有哪些優缺點?是堅持ARM方向還是投入risc-V的懷抱?

    。這種模塊化設計提高了RISC-V的適應性和靈活性。 簡潔的指令集 :RISC-V的設計簡潔,指令數量相對較少,這有助于提高處理器的執行速度和降低功耗。 強大的社區支持 :RISC-V
    發表于 04-28 08:51

    國產RISC-V MCU推薦

    。 ESP32-S3集成了兩個協處理器,分別基于RISC-V指令集 (ULP-RISC-V) 和有限狀態機FSM 架構 (ULP-FSM)。協處理器
    發表于 04-17 11:00

    淺談RISC-V架構驗證方式

    RISC-V 是一個開放的 ISA,任何人都可以接受它并實現處理器。但RISC-V市場的領導者知道,僅僅因為他們不需要支付許可使用費,并不意味著RISC-V是便宜的選擇。
    發表于 04-15 11:34 ?729次閱讀
    淺談<b class='flag-5'>RISC-V</b><b class='flag-5'>微</b><b class='flag-5'>架構</b>驗證方式

    fpga和risc-v處理器的區別

    FPGA(現場可編程門陣列)和RISC-V處理器在多個方面存在顯著的區別。
    的頭像 發表于 03-27 14:21 ?1116次閱讀

    RISC-V開放架構設計之道|閱讀體驗】+ 閱讀深體驗

    本人沒有芯片設計,或者指令集方面較深的基礎知識,不過認真看這本書也令我學到了不少。 書中一開始便提到RISC-V的目標是稱為一款通用的指令集架構:需要適合設計各種規模的處理器,能兼容各種流行的軟件棧
    發表于 03-05 22:01

    RISC-V處理器對應什么開發環境?

    RISC-V處理器是開源的,那開發環境需要廠商自己開發還是沿用傳統的開發環境呢?比如keil
    發表于 01-13 19:18

    Renesas支持RISC-V架構具體MCU型號是哪個呢?

    瑞薩電子推出圍繞64位RISC-V CPU內核構建的RZ/5個通用微處理器單元(MPU),具體的型號是多少?性能怎么樣?
    發表于 01-11 13:03
    主站蜘蛛池模板: 超碰在线视频公开| 久久免费视频1| 色小姐.com| yellow日本动漫高清| 蜜桃传媒在线观看入口| 伊人久久大香线蕉综合高清 | 午夜国产精品视频在线| 白洁在线观看| 青草视频久久| 9久久免费国产精品特黄| 麻豆第一区MV免费观看网站| 一本道高清码| 好满射太多了装不下了视频| 亚洲AV无码乱码国产精品品麻豆| 国产高清超清在线播放| 日本高清免费一本在线观看| www伊人网| 青青精品视频国产| xxx69欧美| 青青草原国产在线观看| wwww69| 欧美人妇无码精品久久| 99re6在线视频国产精品欧美| 凌晨三点免费WWW| 88蜜桃人妻无码精品系列| 啦啦啦WWW在线观看免费高清版| 一个人的HD高清在线观看 | 亚洲狠狠97婷婷综合久久久久| 国产精品国产三级国产AV麻豆| 肉动漫h黄动漫日本免费观看 | 精品无码久久久久久国产百度| 亚洲欧美中文字幕5发布| 国内精品久久久久久西瓜色吧| 亚洲精品久久久WWW游戏好玩| 国产亚洲精品成人AV久久| 亚洲精品福利一区二区在线观看| 好男人的视频在线观看| 亚洲欧洲日产国产 最新| 久久精品免视看国产| 2021精品乱码多人收藏| 欧美互交人妖247|