題目:數制轉換
R進制數轉換為十進制數:按權展開,相加
十進制數轉化為R進制數:整數部分,除R取余法,除到商為0為止。小數部分,乘R取整法,乘到積為0為止。
二進制數轉化八進制數:三位一組,整數部分左邊補0,小數部分右邊補0。反之亦然。
二進制數轉化十六進制數:四位一組,整數部分左邊補0,小數部分右邊補0。反之亦然。
題目:邏輯函數及其化簡
公式法
卡諾圖法
題目:什么是冒險和競爭,如何消除?
下面這個電路,使用了兩個邏輯門,一個非門和一個與門,本來在理想情況下F的輸出應該是一直穩定的0輸出,但是實際上每個門電路從輸入到輸出是一定會有時間延遲的,這個時間通常叫做電路的開關延遲。而且制作工藝、門的種類甚至制造時微小的工藝偏差,都會引起這個開關延遲時間的變化。
實際上如果算上邏輯門的延遲的話,那么F最后就會產生毛刺。信號由于經由不同路徑傳輸達到某一匯合點的時間有先有后的現象,就稱之為競爭,由于競爭現象所引起的電路輸出發生瞬間錯誤的現象,就稱之為冒險,FPGA設計中最簡單的避免方法是盡量使用時序邏輯同步輸入輸出。
加濾波電容,消除毛刺的影響
加選通信號,避開毛刺
增加冗余項,消除邏輯冒險。
題目:用與非門等設計一個全加法器
題目:MOS邏輯門
與非門:上并下串(上為PMOS,下為NMOS)
或非門:上串下并(上為PMOS,下為NMOS)
反相器(上為PMOS,下為NMOS)
練習:畫出Y = A·B + C的CMOS電路圖
Y = (A·B + C)” = ((A·B)’·C’)’,一個反相器,兩個而輸入與非門。
題目:用D觸發器帶同步高置數和異步高復位端的二分頻的電路,畫出邏輯電路,Verilog描述。
reg Q;
always @(posedge clk or posedge rst)begin
if(rst == 1‘b1)
Q 《= 1’b0;
else if(set == 1‘b1)
Q 《= 1’b1;
else
Q 《= ~Q;
end
題目:ASIC中低功耗的設計方法和思路(不適用于FPGA)
合理規劃芯片的工作模式,通過功耗管理模塊控制芯片各模塊的Clock,Reset起到控制功耗的目的。
門控時鐘(Clockgateing):有效降低動態功耗
多電壓供電:通過控制模塊的電壓來降低功耗
多閾值電壓
-
FPGA
+關注
關注
1629文章
21729瀏覽量
603034 -
反相器
+關注
關注
6文章
311瀏覽量
43294 -
加法器
+關注
關注
6文章
183瀏覽量
30114 -
非門
+關注
關注
1文章
32瀏覽量
33887 -
與門
+關注
關注
0文章
19瀏覽量
3519
發布評論請先 登錄
相關推薦
評論