在2020年架構日上，英特爾六大技術支柱持續創新，揭秘Willow Cove，Tiger Lake和Xe架構以及全新的晶體管技術。

在英特爾2020年架構日新聞發布會上，英特爾首席架構師Raja Koduri攜手多位英特爾院士和架構師，詳細介紹了英特爾在創新的六大技術支柱戰略所取得的進展。英特爾推出了10納米SuperFin技術，這是該公司有史以來最為強大的單節點內性能增強，帶來的性能提升可與全節點轉換相媲美。

該公司還公布了Willow Cove微架構和用于移動客戶端的Tiger Lake SoC架構細節，并首次介紹了可實現全擴展的Xe圖形架構。這些創新的架構可服務于消費類、高性能計算以及游戲應用市場。基于英特爾的“分解設計”方式，結合先進的封裝技術、XPU產品和以軟件為中心的戰略，英特爾的產品組合致力于為客戶提供領先的產品。

10nm SuperFin技術

經過多年對FinFET晶體管技術的改進，英特爾正在重新定義該技術，以實現其歷史上最強大的單節點內性能增強，帶來的性能提升可與完全節點轉換相媲美。10nm SuperFin技術實現了英特爾增強型

FinFET晶體管與Super MIM（Metal-Insulator-Metal）電容器的結合。 SuperFin技術能夠提供增強的外延源極/漏極、改進的柵極工藝和額外的柵極間距，并通過以下方式實現更高的性能：

·增強源極和漏極上晶體結構的外延長度，從而增加應變并減小電阻，以允許更多電流通過通道

·改進柵極工藝以實現更高的通道遷移率，從而使電荷載流子更快地移動

·提供額外的柵極間距選項可為需要最高性能的芯片功能提供更高的驅動電流

·使用新型薄壁阻隔將過孔電阻降低了30％，從而提升了互連性能表現

·與行業標準相比，在同等的占位面積內電容增加了5倍，從而減少了電壓下降，顯著提高了產品性能。 該技術由一類新型的“高K”（ Hi-K）電介質材料實現，該材料可以堆疊在厚度僅為幾埃厚的超薄層中，從而形成重復的“超晶格”結構。 這是一項行業內領先的技術，領先于其他芯片制造商的現有能力。

10nm SuperFin技術將運用于代號為“ Tiger Lake”的英特爾下一代移動處理器中。Tiger Lake正在生產中，OEM的產品將在假日季上市。

封裝

使用“混合結合（Hybrid bonding）”技術的測試芯片已在2020年第二季度流片。當今大多數封裝技術中使用的是傳統的“熱壓結合（thermocompression bonding）”技術，混合結合是這一技術的替代品。這項新技術能夠加速實現10微米及以下的凸點間距，提供更高的互連密度、帶寬和更低的功率。

Willow Cove和Tiger Lake CPU架構

Willow Cove是英特爾的下一代CPU微架構。Willow Cove基于最新的處理器技術和10nm的SuperFin技術，在Sunny Cove架構的基礎上，提供超越代間CPU性能的提高，極大地提升了頻率以及功率效率。它還將重新設計的緩存架構引入到更大的非相容1.25MB MLC中，并通過英特爾控制流強制技術（Control Flow Enforcement Technology）增強了安全性。

Tiger Lake將在關鍵計算矢量方面提供智能性能和突破性進展。Tiger Lake是第一個SoC架構中采用全新 Xe-LP圖形微架構，可以對CPU、AI加速器進行優化，將使CPU性能得到超越一代的提升，并實現大規模的AI性能提升、圖形性能巨大飛躍，以及整個SoC 中一整套頂級 IP，如全新集成的Thunderbolt 4。

Tiger Lake SoC架構提供：

·全新Willow Cove CPU核心 – 基于10nm SuperFin技術進步，顯著提升頻率

·新Xe圖形架構 – 具有高達96個執行單元（EUs），每瓦性能效率顯著提高

·電源管理 – 一致性結構中的自主動態電壓頻率調整（DVFS），提高了全集成電壓穩壓器（FIVR）效率

·結構和內存 – 一致性結構帶寬增加2倍，約86GB/s內存帶寬，經驗證的LP4x-4267、DDR4-3200；LP5-5400架構功能

·高斯網絡加速器GNA 2.0專用IP，用于低功耗神經推理計算，減輕CPU處理。運行音頻噪音抑制工作負載情況下，采用GNA推理計算的CPU占用率比不采用GNA的CPU低20%

·IO – 集成TB4/USB4，CPU上集成PCIe Gen 4，用于低延遲、高帶寬設備對內存的訪問

·顯示 – 高達 64GB/s的同步傳輸帶寬用于支持多個高分辨率顯示器。到內存的專用結構路徑，以保持服務質量

·IPU6 – 多達6個傳感器，具有4K 30幀視頻、27MP像素圖像；最高4K90幀和42MP像素圖像架構功能

混合架構

Alder Lake是英特爾的下一代采用混合架構的客戶端產品。Alder Lake將結合英特爾即將推出的兩種架構——Golden Cove和Gracemont，并將進行優化，以提供出色的效能功耗比。

Xe圖形架構

英特爾詳細介紹了經過優化的Xe-LP（低功耗）微架構和軟件，可為移動平臺提供高效的性能。 Xe-LP是英特爾針對PC和移動計算平臺的最高效架構，最高配置EU單元多達96組，并具有新架構設計，包括異步計算、視圖實例化 （view instancing）、采樣器反饋（sampler feedback）、帶有AV1的更新版媒體引擎以及更新版顯示引擎等。這將使新的終端用戶功能具備即時游戲調整（Instant Game Tuning）、捕捉與流媒體及圖像銳化。在軟件優化方面，Xe-LP將通過新的DX11路徑和優化的編譯器對驅動進行改進。

首款Xe-HP芯片已于實驗室完成啟動測試。 Xe-HP是業界首個多區塊（multi-tiled）、高度可擴展的高性能架構，可提供數據中心級、機架級媒體性能，GPU可擴展性和AI優化。它涵蓋了從一個區塊到兩個和四個區塊的動態范圍的計算，其功能類似于多核GPU。在架構日活動中，英特爾展示了Xe-HP在單個區塊上以60 FPS的速率對10個完整的高質量4K視頻流進行轉碼。另一個演示還展示了Xe-HP在多個區塊上的計算可擴展性。英特爾現在正在與關鍵客戶一起測試Xe-HP，并計劃通過Intel? DevCloud使開發者可以使用Xe HP。Xe HP將于明年推出。

英特爾推出了新的Xe微架構變體——Xe-HPG，這是一種為游戲優化的微架構，結合了Xe-LP的良好的效能功耗比的構建模塊，利用Xe-HP的可擴展性對Xe-HPC進行更強的配置和計算頻率的優化。同時，Xe-HPG添加了基于GDDR6的新內存子系統以提高性價比，且將具有加速的光線跟蹤支持。 Xe-HPG預計將于2021年開始發貨。

英特爾?Server GPU（SG1）是英特爾針對數據中心的首款基于Xe架構的獨立圖形顯卡。SG1通過實現4個DG1的聚合，可以很小的尺寸將性能提升至數據中心級別，以實現低延遲、高密度的安卓云游戲和視頻流。 SG1將很快投產，并于今年晚些時候發貨。

英特爾首款基于Xe架構的獨立圖形顯卡DG1已投產，并有望按計劃于2020年開始交付。DG1現在可在英特爾?DevCloud上供早期訪問用戶使用。正如在CES上披露的那樣，DG1是英特爾首款基于Xe-LP微架構針對PC的獨立圖形顯卡。

英特爾?顯卡指揮中心（IGCC）引入了新功能，包括即時游戲調整和游戲銳化。

·即時游戲調整是一個專用于游戲的驅動，可以比以前更快地推送修復和優化給最終用戶，而且不需要下載和安裝完整的驅動程序。它只需要用戶在每個游戲選擇加入一次即可。

·游戲銳化使用感知自適應銳化，一種基于計算著色器的自適應銳化算法提高游戲中的圖像清晰度。此功能對于使用分辨率縮放以平衡性能和圖像質量的游戲尤其有用，并且是IGCC中的一項可選功能。

數據中心架構

Ice Lake是首款基于10nm的英特爾至強可擴展處理器，預期將于2020年底推出。Ice Lake產品將在跨工作負載的吞吐量和響應能力方面提供強勁性能。它將帶來一系列技術，包括全內存加密、PCIe Gen 4、8個內存通道等，以及可加快密碼運算速度的增強指令集。Ice Lake系列中也會推出針對網絡存儲和物聯網的變體。

Sapphire Rapids是英特爾基于增強型SuperFin技術的下一代至強可擴展處理器，將提供領先的行業標準技術，包括DDR5、PCIe Gen 5、Compute Express Link 1.1等。Sapphire Rapids將是美國阿貢國家實驗室“極光”超級計算機系統（Aurora Exascale）中使用的CPU，它將延續英特爾的內置人工智能加速策略，使用一種名為先進的矩陣擴展（AMX）的新加速器。Sapphire Rapids預計將于2021年下半年開始首批生產發貨。

英特爾現在擁有世界上第一臺下一代224G-PAM4 TX收發器，展現了其在先進FPGA技術上的不斷創新和連續三代收發器領域的領先地位。

軟件

oneAPI Gold版本將于今年晚些時候推出，為開發人員提供在標量、矢量、距陣和空間體系結構上保證產品級別的質量和性能的解決方案。英特爾于7月發布了其第八版的oneAPI Beta，為分布式數據分析帶來了新的功能和提升，包括渲染性能、性能分析以及視頻和線程文庫。 DG1獨立GPU當前在英特爾?DevCloud上可供部分開發人員使用，其中包含DG1文庫和工具包，來使他們能夠在擁有硬件之前就開始使用oneAPI編寫DG1相關的軟件。

此次各項技術創新揭示了英特爾“六大技術支柱”創新戰略的持續邁進。 英特爾正充分利用其獨特的優勢，提供標量、矢量、矩陣和空間架構結合的解決方案，廣泛部署于CPU、GPU、加速器和FPGA中，并由開放的、符合行業標準的編程模型oneAPI實現統一，從而簡化應用程序開發。
責任編輯:pj