克服PCB電磁問題

電磁問題一直困擾著PCB設計人員。系統設計工程師必須始終監視電磁兼容性和干擾。不幸的是，即使很小的設計問題也可能導致電磁故障。隨著電路板設計的縮小以及客戶要求更高的速度，這些問題比以往任何時候都更加普遍。

起作用的兩個主要問題是電磁兼容性和電磁干擾。

電磁兼容性（EMC）涉及電磁能的產生，傳播和接收，通常是通過不良設計來實現的。電磁干擾或EMI是指EMC產生的有害影響，以及來自環境的電磁干擾。太多的EMI可能會導致產品損壞或損壞。任何PCB設計人員都應遵循EMC設計規則，以最大程度地減少EMI的影響。

幸運的是，適當的EMC設計可以減少電路板的EMI。

為什么避免電磁干擾很重要

電磁干擾源無處不在，我們 可以通過幾種方式對它們進行分類：

l資料來源： 人為產生的EMI來自電子電路。另一方面，自然產生的EMI可能是由諸如宇宙噪聲和閃電之類的環境因素引起的。

l持續時間： 持續干擾是一種EMI源，它發出恒定的信號，該信號通常以背景噪聲的形式出現。脈沖干擾是間歇性的，通常是由開關系統，雷電和其他非恒定源引起的。

l帶寬： 類似于無線電的窄帶信號可能會受到振蕩器和發射機的干擾，盡管這些源只會間歇性地影響頻譜的某些部分。寬帶干擾會影響電視等高數據信號，并且可能來自許多來源，包括弧焊機和太陽噪聲。

不論是人為制造的還是環境的，EMI都可能既昂貴又危險。它可能會破壞通信通道和敏感設備。在無線設備使用率不斷上升的醫療領域，EMI是一個值得注意的問題。不幸的是， EMI會影響 呼吸機，ECG監護儀，心臟監護儀和除顫器等醫療設備的功能。在其他行業中，EMI可能會破壞傳感器和導航系統。在所有情況下，結果都是對設備的干擾，可能會對用戶的健康和安全負責。

但是，最常見的EMI來源-也是設計人員最有問題的來源-內部。不良的PCB設計可能會導致不兼容的信號在板上相互干擾。這種干擾最終可能導致電路板發生故障。設計人員必須確保將干擾保持在最低水平，釋放的任何信號都應兼容，以免造成干擾。

預防和解決電磁問題的EMC設計原則

電路板設計者必須遵循電磁兼容性設計原則，以將EMI降至最低。EMC問題的基本原因相當普遍，并且大多數與設計缺陷有關，這些設計缺陷會導致走線，電路，過孔，PCB線圈和其他元件之間的干擾。

這些基本的設計原則可以幫助防止和修復印刷電路板設計中的電磁問題。

1.接地層

設計PCB的接地層是最重要的一步，對于降低EMI至關重要。接地層是抵抗EMI的第一道防線，因為所有電路都需要接地才能正常工作。降低EMI的接地設計的一些常見最佳做法包括：

l最大化接地面積： 在PCB內盡可能增加接地面積。信號可以在更大的范圍內更容易地分散，從而減少發射，串擾和噪聲。如果接地層太小，則可以添加另一層并創建多層PCB。該設計解決方案提供了更多處理高速跟蹤的選項。

l使用實心平面： 尤其是在多層PCB中，實心接地平面是理想的選擇。銅剝皮和散亂的接地層通常會導致更高的阻抗水平。另一方面，堅固的接地層提供了較低的高度。

l連接每個組件： 將每個零件連接到接地平面或點。接地層充當電路板設計的中和劑，而浮動組件并未充分利用它。

l小心分開的平面： 高度復雜的PCB設計通常包括許多穩壓電壓，每個電壓都有自己的接地層。然而，太多的接地平面增加了制造成本。通常通過使用分割平面來避免此問題，分割平面在單層上創建多個接地部分。但是，設計人員應始終謹慎使用分割平面。確保有充分的理由使用分離平面；如果使用分離平面，請確保僅將其連接在單個點上。分體接地PCB中的多個接地連接會產生環路，從而導致天線輻射EMI。

l連接旁路或去耦電容器： 如果設計中包括旁路或去耦電容器，則將其連接至接地層。此行為通過減小環路尺寸來幫助減小返回電流。

l最小化信號長度： 走線的長度非常重要，因為信號往返于源所花費的時間必須兼容。否則會輻射EMI。保持跡線的長度應盡可能短，并且長度應相等。

2.走線布局

跡線對于電路板設計尤為重要。正確使用走線可確保正確傳播電流。但是，如果未按照頂級EMC設計規則排列走線，則會出現許多問題。

跡線實質上是在電路處于活動狀態時包含流動電子的導電路徑。因此，這些走線與創建輻射天線是一個錯誤。簡單的彎曲或交叉會導致PCB電磁干擾。

PCB設計中走線布局的一些最佳規則包括：

l避免直角： 過孔，走線和其他零件的角度應避免為45度至90度。 電容隨著走線達到 45度以上的角度而增加。結果，特性阻抗改變，導致反射。這種反射會導致EMI。您可以通過舍入需要轉彎的跡線或將它們繞過兩個或多個45度或更小的角度來避免此問題。

l將信號分開： 將高速走線與低速信號分開，將模擬信號與數字信號分開。緊密接近會導致干擾。

l縮短返回路徑： 使返回電流路徑盡可能短，并沿電阻最小的路徑布線。返回路徑的長度應與傳輸軌跡的長度相同或更短。

l間距： 兩個并行運行的高速信號會通過串擾產生EMI，其中一條跡線是“攻擊者”，另一條跡線是“受害者”。攻擊者通過電感和電容耦合影響受害者跡線，在受害者跡線中產生正向和反向電流。您可以通過在跡線之間保持最小間距來最大程度地減少串擾。通常，將跡線分隔為跡線寬度的兩倍。例如，如果走線的寬度為千分之五千英寸，則在兩條平行走線之間的最小距離至少為千分之千英寸。

l仔細使用過孔：過 孔在PCB設計中是必需的，因為過孔可讓您在布線時利用電路板上的多層。但是，設計人員在使用它們時必須小心。通孔會在混合中添加自己的電感和電容效應，可能會由于特性阻抗的變化而導致反射。通孔還會增加走線長度，需要匹配。如有可能，避免使用過孔作為差分走線。但是，如果不可能，請在兩條走線中都使用它們以補償延遲。

3.組件安排

電子元件是電子電路的基礎。但是，如果安排不當，可能會導致幾個EMI問題。在設計PCB時，請注意每片的EMI影響。PCB設計中組件布局的一些最佳做法包括：

l將模擬和數字部分分開： 與走線一樣，始終將模擬和數字電路和組件分開?？拷胖媚M電路和數字電路會導致串擾，其中包括其他問題。為避免這種情況，請使用屏蔽層，多層結構和分開的接地層，以使模擬信號和數字信號盡可能彼此遠離。通常，最好將模擬和數字信號完全放在單獨的地面上。

l模擬和高速部件分開： 模擬電路承載大電流，這可能會導致高速走線和開關信號出現問題。使它們彼此遠離，并用接地信號保護模擬電路。在多層PCB上，對模擬走線進行布線，以使模擬電路與開關或高速信號之間存在接地層。

l小心高速組件：組件 越快越小，可能產生的EMI越大。您可以通過屏蔽和濾波來抵抗這種自然的EMI，盡管在電路板設計中將這些組件與其他組件分開也是一個好主意。采取的另一措施是使高速信號和時鐘盡可能短，并與接地層相鄰。這些措施有助于將串擾，噪聲和輻射水平控制在可接受的水平范圍內。

4. EMI屏蔽

無論您遵循什么設計規則，某些組件都會產生EMI，尤其是小型高速零件。幸運的是，屏蔽和濾波可以將EMI的影響降至最低。一些屏蔽和過濾選項包括：

l組件和電路板的屏蔽： 物理屏蔽是封裝了整個或部分電路板的金屬封裝。他們的目標是防止EMI進入電路板電路，盡管具體方法根據EMI的來源而有所不同。對于來自系統內部的EMI，可以使用組件屏蔽罩來封裝產生EMI的特定組件，從而將其接地，從而減小天線環路的尺寸并吸收EMI。其他屏蔽可能會包裹整個電路板，以防止外部源產生EMI。例如，法拉第籠（Faraday Cage）是一種厚實的防護罩，旨在阻擋RF波。這些設備通常由金屬或導電泡沫制成。

l低通濾波： 有時，PCB可以包括低通濾波器以消除組件的高頻噪聲。這些濾波器抑制了來自這些部分的噪聲，從而使電流在返回路徑上繼續流動而不受干擾。

l電纜屏蔽： 承載模擬和數字電流的電纜會產生最大的EMI問題。它們通過產生寄生電容和電感來產生這些問題，這是高頻信號的一個特殊問題。幸運的是，屏蔽這些電纜并將其前后分別接地有助于消除EMI干擾。