色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用FPGA部分可重配置特性實(shí)現(xiàn)PYNQ-PRIO經(jīng)典案例

454398 ? 來源:PYNQ開源社區(qū)微信公眾號(hào) ? 作者:品客 ? 2020-09-28 10:21 ? 次閱讀

PYNQ-PRIO是一個(gè)介紹如何利用FPGA部分可重配置特性和PYNQ框架提供的方便的API,對(duì)FPGA分時(shí)復(fù)用,提高FPGA靈活性的項(xiàng)目。可重配置是指在一個(gè)FPGA工程中,劃分了靜態(tài)邏輯部分和動(dòng)態(tài)邏輯部分,靜態(tài)邏輯部分是指在運(yùn)行過程中邏輯不變的部分,動(dòng)態(tài)邏輯部分是指在運(yùn)行過程中可以根據(jù)需要下載特定比特流文件實(shí)現(xiàn)不同邏輯的部分,在工作時(shí),修改某一動(dòng)態(tài)邏輯部分不會(huì)對(duì)靜態(tài)邏輯部分和其他動(dòng)態(tài)邏輯部分造成影響,實(shí)現(xiàn)了FPGA的功能上的分時(shí)復(fù)用。

上圖為工程項(xiàng)目示意圖。通過軟硬件劃分,在PS端中負(fù)責(zé)Linux通信,PL端例化了6個(gè)PR(Partitial Reconfiguration)塊。每個(gè)塊中有GPIO、uart和IIC等幾種不同的RM(Reconfiguration Module),它們通過各自的partitial bitstream下載。動(dòng)態(tài)邏輯部分和靜態(tài)邏輯部分使用分離器保證它們互不影響,并在動(dòng)態(tài)邏輯部分下載完成后對(duì)下載好的部分進(jìn)行復(fù)位。

此項(xiàng)目中在PYNQ框架下有兩種驅(qū)動(dòng)這些IP的方式:一是直接使用PYNQ提供的API操作overlay里面的IP,二是將這些IP通過DTS(Device Tress Source)注冊(cè)到linux sysfs中,然后調(diào)用linux提供的驅(qū)動(dòng)。

快速開始

運(yùn)行下面這條命令即可快速安裝:

sudo -H pip3 install git+https://github.com/Siudya/PYNQ-PRIO.git

項(xiàng)目演示

1 、 使用pynq API的方法:

打開~/prio/uart.ipynb,前面一段代碼是UART的驅(qū)動(dòng)程序和必要的功能代碼,不是本文重點(diǎn)請(qǐng)讀者自己研讀。

接下來就是下載bit文件。首先下載靜態(tài)邏輯bit文件,靜態(tài)bit文件中的PR部分是默認(rèn)的RM。然后下載PR的bit文件。注意,下載一個(gè)PR的bit文件后要立刻例化一個(gè)驅(qū)動(dòng)實(shí)例,這是因?yàn)槊總€(gè)PR的bit文件所對(duì)應(yīng)的hwh文件中其他PR部分都使用默認(rèn)RM,但是下載一個(gè)PR的bit文件并不會(huì)影響其他PR和靜態(tài)邏輯。

然后可以測(cè)試一下兩個(gè)UART的狀態(tài),在這里我們并沒有開啟中斷。

下一步我們測(cè)試兩個(gè)串口的收發(fā)。用杜邦線將uart1的TX(Arduino的Pin 9)和uart3的RX(Arduino的Pin 34),uart1的RX(Arduino的Pin 8)和uart3的TX(Arduino的Pin 35)連接起來,運(yùn)行這段代碼,可以看到信息被正確地收發(fā)了。

接下來我們?cè)囋嚭袛嗟氖瞻l(fā)。首先仍然是例化實(shí)例,不過在這里我們要從overlay.interrupts_pins中讀取每個(gè)uart的中斷引腳,然后初始化uart實(shí)例。

利用asyncio庫(kù)和中斷,我們可以實(shí)現(xiàn)異步收發(fā)。

2 、使用linux sysfs API的方法:

打開~/prio_linux/uart_linux.pynb

首先和上面使用pynq的API的方法一樣,首先下載靜態(tài)邏輯的bit文件,再下載PR的bit文件。但是不同的是同時(shí)注冊(cè)了對(duì)應(yīng)的dtbo到linux系統(tǒng)中。dtbo由dtso編譯而來,dtso是描述設(shè)備樹的文件,關(guān)于它的編寫參閱以下鏈接:
https://www.raspberrypi.org/documentation/configuration/device-tree.md

注冊(cè)完成后可以直接在/dev下看到這兩個(gè)uart模塊。然后可以使用linux自帶的serial庫(kù)調(diào)用它們。

這個(gè)項(xiàng)目中我們利用了FPGA的部分可重構(gòu)的特性,實(shí)現(xiàn)了運(yùn)行中的部分邏輯的動(dòng)態(tài)轉(zhuǎn)換。另外我們可以看到利用PYNQ提供的API,可以輕松注冊(cè)設(shè)備到Linux系統(tǒng),方便了其他程序?qū)ξ覀冏远xIP的使用。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21758

    瀏覽量

    604242
  • Linux
    +關(guān)注

    關(guān)注

    87

    文章

    11320

    瀏覽量

    209835
  • uart
    +關(guān)注

    關(guān)注

    22

    文章

    1240

    瀏覽量

    101489
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    利用FPGA實(shí)現(xiàn)USB 2.0通信接口

    USB?2.0接口的實(shí)現(xiàn)方式 利用FPGA實(shí)現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的USB接口芯片,二是FPGA內(nèi)部
    的頭像 發(fā)表于 12-30 13:59 ?376次閱讀
    <b class='flag-5'>利用</b><b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>USB 2.0通信接口

    一種簡(jiǎn)單高效配置FPGA的方法

    本文描述了一種簡(jiǎn)單高效配置FPGA的方法,該方法利用微處理器從串行外圍接口(SPI)閃存配置FPGA設(shè)備。這種方法減少了硬件組件、板空間和成
    的頭像 發(fā)表于 10-24 14:57 ?677次閱讀
    一種簡(jiǎn)單高效<b class='flag-5'>配置</b><b class='flag-5'>FPGA</b>的方法

    FPGA在圖像處理領(lǐng)域的優(yōu)勢(shì)有哪些?

    語(yǔ)言編程的,因此可以根據(jù)圖像處理的實(shí)際需求,動(dòng)態(tài)地調(diào)整硬件資源的使用。這使得FPGA在處理圖像時(shí)能夠實(shí)現(xiàn)更高的能效比,從而降低系統(tǒng)的功耗。這對(duì)于需要長(zhǎng)時(shí)間運(yùn)行的圖像處理系統(tǒng)尤為重要。 五、
    發(fā)表于 10-09 14:36

    使用PYNQ訓(xùn)練和實(shí)現(xiàn)BNN

    使用 PYNQ 可以輕松在 FPGA實(shí)現(xiàn)加速 AI/ML,而無需編寫一行 HDL!讓我們看看如何做到這一點(diǎn)。
    的頭像 發(fā)表于 08-05 17:15 ?575次閱讀
    使用<b class='flag-5'>PYNQ</b>訓(xùn)練和<b class='flag-5'>實(shí)現(xiàn)</b>BNN

    基于PYNQ的智能垃圾分類系統(tǒng)

    ,同時(shí)在這個(gè) ARM+FPGA 平臺(tái),為了最大化主控板優(yōu)勢(shì),我 們針對(duì)軟件算法進(jìn)行了相應(yīng)的硬件實(shí)現(xiàn)進(jìn)行提速,解決了在有限的資源內(nèi)實(shí)現(xiàn)了資源 利用和效率的最大化,同時(shí)在
    發(fā)表于 07-09 18:44

    基于FPGA的攝像頭心率檢測(cè)裝置設(shè)計(jì)

    其中 fpga 圖像處理模塊使用 Xilinx 公司的 pynq 平臺(tái)進(jìn)行實(shí)現(xiàn),其中又劃 分為以下幾個(gè)軟件模塊:畫面獲取模塊,感興趣區(qū)域 roi 獲取(人臉識(shí)別)模塊,變化信號(hào)提取模塊,快速
    發(fā)表于 07-01 17:58

    基于FPGA的類腦計(jì)算平臺(tái) —PYNQ 集群的無監(jiān)督圖像識(shí)別類腦計(jì)算系統(tǒng)

    Passing Interface)的分布式內(nèi)存多進(jìn)程技術(shù),適應(yīng)不 同的集群平臺(tái)。本設(shè)計(jì)在NEST仿真器中加入了支持LIF神經(jīng)元多線程硬件模塊。并通過以太網(wǎng)的通 信方式實(shí)現(xiàn)支持FPGA集群
    發(fā)表于 06-25 18:35

    如何利用經(jīng)典藍(lán)牙的bt_spp_acceptor實(shí)現(xiàn)藍(lán)牙透?jìng)鞴δ埽?/a>

    利用經(jīng)典藍(lán)牙的bt_spp_acceptor實(shí)現(xiàn)藍(lán)牙透?jìng)鞴δ埽?/div>
    發(fā)表于 06-24 07:53

    簡(jiǎn)談Xilinx Zynq-7000嵌入式系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

    PL,此外可以實(shí)現(xiàn)PL的完全重配置或者使用部分重配置(PR,Partional Reconfihuration,允許動(dòng)態(tài)的重新
    發(fā)表于 05-08 16:23

    FPGA開發(fā)如何降低成本,比如利用免費(fèi)的IP內(nèi)核

    。 了解IP內(nèi)核的特性和使用方式:在選定IP內(nèi)核后,應(yīng)詳細(xì)閱讀其文檔,了解內(nèi)核的功能、性能、接口以及使用限制等。這有助于在設(shè)計(jì)中更好地利用這些內(nèi)核,避免潛在的問題。 集成IP內(nèi)核到FPGA設(shè)計(jì)中:在
    發(fā)表于 04-28 09:41

    基于FPGA的光纖通信加密系統(tǒng)

    FPGA 設(shè)計(jì)加密算法具有安全性高,加密速度快,開發(fā)周期短,開發(fā)成本較低, 重配,可靠性高以及移植性好等優(yōu)點(diǎn)。 系統(tǒng)鏈路部分采用 Aurora 協(xié)議,該協(xié)議是一款輕量級(jí)的光纖鏈路協(xié)議
    發(fā)表于 04-26 11:33 ?1296次閱讀
    基于<b class='flag-5'>FPGA</b>的光纖通信加密系統(tǒng)

    簡(jiǎn)談Xilinx Zynq-7000嵌入式系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

    ,這樣可以將配置PL設(shè)置成啟動(dòng)過程的一部分或者在將來的某個(gè)時(shí)間再單獨(dú)的配置PL,此外可以實(shí)現(xiàn)PL的完全重配置或者使用
    發(fā)表于 04-10 16:00

    fpga芯片的簡(jiǎn)單介紹

    FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)芯片是一種可以通過用戶在現(xiàn)場(chǎng)進(jìn)行編程來定制其邏輯功能的集成電路。FPGA芯片因其高度的靈活性和重配置
    的頭像 發(fā)表于 03-26 16:01 ?897次閱讀

    fpga芯片工作原理 fpga芯片有哪些型號(hào)

    部分。這些部分共同構(gòu)成了FPGA的基本結(jié)構(gòu),使其具有高度的靈活性和可配置性。 在FPGA中,小型查找表(LUT)是
    的頭像 發(fā)表于 03-14 17:17 ?1542次閱讀

    fpga是什么 fpga用什么編程語(yǔ)言

    更高的靈活性和重構(gòu)性。在FPGA中,用戶可以通過編程來配置硬件單元之間的連接關(guān)系,從而實(shí)現(xiàn)所需的電路功能。接下來,我們將詳細(xì)介紹FPGA
    的頭像 發(fā)表于 02-04 15:26 ?1749次閱讀
    主站蜘蛛池模板: 男人插曲女人下生免费大全| 添加一点爱与你电视剧免费观看| 国内精品一级毛片免费看| 国产高清视频青青青在线| 国产人妻精品无码AV在线五十路| 国产午夜在线观看视频| 精品国产99久久久久久麻豆| 久久久无码精品亚洲A片软件| 久久伊人在| 欧美在线视频一区| 忘忧草日本在线社区WWW电影| 亚洲精品视频免费观看| 中文无码字慕在线观看| xfplay 无码专区 亚洲| 国产高清视频免费最新在线| 灰原哀被啪漫画禁漫| 美女裸露胸部100%无遮挡| 情欲.美女高潮| 亚洲AV国产国产久青草| 中国女人内谢69xxxxxx直播| WRITEAS检查身体| 国产精品一区二区人妻无码| 久久国产免费观看精品1| 欧美人与善交大片| 性色AV一区二区三区咪爱四虎| 伊人大香线蕉精品在线播放| chinese野外男女free| 国产欧美另类久久久品| 快播电影网址| 色婷婷欧美在线播放内射| 一本道dvd久久综合高清免费| AV精品爆乳纯肉H漫网站| 国产精品久久毛片A片软件爽爽 | 亚洲电影二区| 99久久全国免费久久爱| 国产乱色伦影片在线观看| 伦 乱真实故事| 无罩看奶禁18| 99久久亚洲综合精品| 国产专区青青在线视频| 欧美伊人久久大香线蕉综合69|