互聯結構包括直通模式、只轉換模式、N-1互聯模式、N-M互聯模式。
1. 直通模式
當只有一個主設備和一個從設備使用AXI互聯時,AXI互聯不執行任何轉換或流水線功能,AXI互聯結構退化成直接的線連接。在這種模式下,沒有延遲,同時不消耗邏輯資源。
2. 只轉換模式
當連接一個主設備和一個從設備時,AXI互聯執行不同的轉換和流水線功能:數據位寬轉換、時鐘速率轉換、AXI-Lite從適應、AXI-3從適應、流水線。在只轉換模式下,AXI互聯不包含仲裁、解碼或布線邏輯,但是可能產生延遲。
3. N-1互聯模式
N-1互聯模式是多個主設備訪問一個從設備,典型地,一個存儲器控制器,很顯然需要仲裁邏輯。這種情況下,AXI互聯不需要地址譯碼邏輯。在這種配置中,也可以執行數據寬度和時鐘速率轉換。
4. 1-N互聯模式
1-N互聯結構是一個主設備訪問多個存儲器映射的從外設。在這種模式下,AXI互聯不執行仲裁。
5. N-M互聯模式
AXI互聯提供了一種共享地址多數據流拓撲結構,這種結構包含稀疏的數據交叉開關連接、單線程寫和讀地址仲裁。
編輯:hfy
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
相關推薦
Zynq中AXI4-Lite功能 AXI4-Lite接口是AXI4的子集,專用于和元器件內的控制寄存器進行通信。
發表于 09-27 11:33
?8924次閱讀
的FPGA開始引入的一個接口協議(AXI3)。在ZYNQ中繼續使用,版本是AXI4,ZYNQ內部設備都有AXI接口。
發表于 05-06 16:55
,ar)共用一組信號的接口(arw,w,b,r)。關于總線互聯的設計凡是設計中用到Axi4總線的設計總離不開總線互聯。在Xilinx FPGA使用中,VIvado針對
發表于 08-02 14:28
您可以將協議斷言與任何旨在實現AMBA?4 AXI4的接口一起使用?, AXI4 Lite?, 或AXI4流? 協議通過一系列斷言根據協議檢查測試接口的行為。
本指南
發表于 08-10 06:39
AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協議的基礎,其他AXI4接口是該接口的變形。總體而言,AXI-
發表于 09-23 11:20
?6085次閱讀
在ZYNQ中,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS與PL之間的接
發表于 09-24 09:50
?5329次閱讀
ZYNQ中DMA與AXI4總線 為什么在ZYNQ中DMA和AXI聯系這么密切?通過上面的
發表于 11-02 11:27
?4341次閱讀
學習內容 近期設計需要用到AXI總線的IP,所以就對應常用的IP進行簡要的說明,本文主要對AXI互聯IP進行介紹。 基礎架構IP 基礎的IP是用于幫助組裝系統的構建塊。基礎架構IP往往
發表于 05-11 14:52
?6496次閱讀
AXI4 是一種高性能memory-mapped總線,AXI4-Lite是一只簡單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數據流。從字面意
發表于 07-04 09:40
?8617次閱讀
上面兩圖的區別是相比AXI3,AXI4協議需要確認AWVALID、AWREADY握手完成才能回復BVALID。為什么呢?
發表于 03-30 09:59
?1107次閱讀
AXI4 協議定義了五個不同的通道,如 AXI 通道中所述。所有這些通道共享基于 VALID 和 READY 信號的相同握手機制
發表于 05-08 11:37
?1230次閱讀
上文FPGA IP之AXI4協議1_協議構架對協議框架進行了說明,本文對AXI4接口的信號進行說明。
發表于 05-24 15:05
?1518次閱讀
從 FPGA 應用角度看看 AMBA 總線中的 AXI4 總線。
發表于 06-21 15:21
?2310次閱讀
本文主要集中在AMBA協議中的AXI4協議。之所以選擇AXI4作為講解,是因為這個協議在SoC、IC設計中應用比較廣泛。
發表于 01-17 12:21
?2422次閱讀
NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協議命令,具備獨立的數據寫入和讀取AXI4接口,不但適用高性能、順序
發表于 07-18 09:17
?572次閱讀
評論