色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【vivado學(xué)習(xí)】典型時(shí)序模型的三條時(shí)鐘路徑分析

電子設(shè)計(jì) ? 來(lái)源: FPGA開源工作室 ? 作者: FPGA開源工作室 ? 2020-11-26 14:16 ? 次閱讀

典型的時(shí)序模型由發(fā)起寄存器、組合邏輯和捕獲寄存器3部分組成,如圖1所示形成了三條時(shí)鐘路徑:原時(shí)鐘路徑(Source Clock path)、數(shù)據(jù)時(shí)鐘路徑(Data path)、目的時(shí)鐘路徑(Destination Clock path)。

圖1 時(shí)序模型1

1、建立時(shí)間(setup)和保持時(shí)間(hold)

如圖1所示,時(shí)鐘上升邊沿(Capture Edge 、Next Launch Edge)會(huì)將數(shù)據(jù)保存下來(lái),但是必須要滿足一定的條件:

A,建立時(shí)間Tsu:在時(shí)鐘有效沿之前,數(shù)據(jù)必須保持穩(wěn)定的最小時(shí)間;

B,保持時(shí)間Th:在時(shí)鐘有效沿之后,數(shù)據(jù)必須保持穩(wěn)定的最小時(shí)間;

這就相當(dāng)于一個(gè)窗口時(shí)間,在有效邊沿的窗口時(shí)間內(nèi),數(shù)據(jù)必須保持穩(wěn)定;這里的時(shí)鐘信號(hào)時(shí)序和數(shù)據(jù)信號(hào)時(shí)序,都是寄存器實(shí)際感受到的時(shí)序。

2、發(fā)起沿和捕獲沿

如圖1所示,發(fā)起沿和捕獲沿通常相差一個(gè)時(shí)鐘周期同時(shí)捕獲沿也是下一個(gè)發(fā)起沿。

發(fā)起沿(LaunchEdge):數(shù)據(jù)被launch的時(shí)鐘邊沿;也就是說(shuō),每一個(gè)啟動(dòng)沿,一般都會(huì)產(chǎn)生一個(gè)新的數(shù)據(jù)!

捕獲沿(CaptureEdge):數(shù)據(jù)被latch的時(shí)鐘邊沿;也就是說(shuō),每一個(gè)鎖存沿,都會(huì)有一個(gè)新的數(shù)據(jù)被保存!

3、時(shí)序模型2

如圖2所示:

Clk--時(shí)鐘源

Rega--發(fā)起寄存器

Regb--捕獲寄存器

Tclka--原時(shí)鐘延時(shí)

Tclkb--目的時(shí)鐘延時(shí)

Tco--發(fā)起沿有效到數(shù)據(jù)出現(xiàn)在發(fā)起寄存器Q端口所需時(shí)間

Tdata--數(shù)據(jù)延時(shí)(組合邏輯和走線延時(shí))

Tsu--捕獲寄存器建立時(shí)間

Th--捕獲寄存器保持時(shí)間

圖2 時(shí)序模型2

4、數(shù)據(jù)到達(dá)時(shí)間(Data Arrival Time)

圖3 數(shù)據(jù)到達(dá)時(shí)間

數(shù)據(jù)到達(dá)時(shí)間(Data Arrival Time)=Launch Edge +Tclka+Tco+Tdata

已發(fā)起沿為時(shí)間參考點(diǎn),LaunchEdge 通常為0。

5、數(shù)據(jù)建立需求時(shí)間(setup)


數(shù)據(jù)建立需求時(shí)間(DataRequired Time(setup)) = Tclkb-Tsu-Clock Uncertainty

表明數(shù)據(jù)必須提前Tsu穩(wěn)定存在于捕獲寄存器的輸入端口。

6、數(shù)據(jù)保持需求時(shí)間(hold)


數(shù)據(jù)保持需求時(shí)間(DataRequired Time(hold))=Tclkb +Th-Clock Uncertainty

表明數(shù)據(jù)必須在時(shí)鐘捕獲沿(regb/clk)之后穩(wěn)定存在一段時(shí)間Th。

7、建立時(shí)間裕量(Setup Slack)


建立時(shí)間裕量(SetupSlack)= Data Required Time(setup)-Data Arrival Time(setup)

如果SetupSlack為正,則說(shuō)明數(shù)據(jù)在規(guī)定的時(shí)間內(nèi)達(dá)到了目標(biāo)。反之,則認(rèn)為數(shù)據(jù)并沒(méi)有在規(guī)定的時(shí)間達(dá)到目標(biāo),此時(shí)REG2鎖存的數(shù)據(jù)很有可能存在亞穩(wěn)態(tài)。

8、保持時(shí)間裕量(Hold Slack)


保持時(shí)間裕量(holdSlack)=DataRequired Time(hold)-Data Arrival Time(hold)

如果為正,則認(rèn)為數(shù)據(jù)在被鎖存的時(shí)候有足夠多的穩(wěn)定時(shí)間,是有效的。反之則認(rèn)為數(shù)據(jù)有誤或者數(shù)據(jù)可能存在亞穩(wěn)態(tài)。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5355

    瀏覽量

    120513
  • 數(shù)據(jù)信號(hào)

    關(guān)注

    0

    文章

    59

    瀏覽量

    11971
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    812

    瀏覽量

    66609
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    ADS1291 ECG三條感應(yīng)信號(hào),在主板走線如圖, 影響大不大?

    ECG 三條感應(yīng)信號(hào),在主板走線如圖, 影響大不大?
    發(fā)表于 11-28 06:52

    TPS65950實(shí)時(shí)時(shí)鐘時(shí)序補(bǔ)償分析

    電子發(fā)燒友網(wǎng)站提供《TPS65950實(shí)時(shí)時(shí)鐘時(shí)序補(bǔ)償分析.pdf》資料免費(fèi)下載
    發(fā)表于 10-29 10:01 ?0次下載
    TPS65950實(shí)時(shí)<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>時(shí)序</b>補(bǔ)償<b class='flag-5'>分析</b>

    Vivado使用小技巧

    有時(shí)我們對(duì)時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對(duì)應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時(shí)序
    的頭像 發(fā)表于 10-24 15:08 ?355次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    使用IBIS模型進(jìn)行時(shí)序分析

    電子發(fā)燒友網(wǎng)站提供《使用IBIS模型進(jìn)行時(shí)序分析.pdf》資料免費(fèi)下載
    發(fā)表于 10-21 10:00 ?0次下載
    使用IBIS<b class='flag-5'>模型</b>進(jìn)行<b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b>

    深度學(xué)習(xí)典型模型和訓(xùn)練過(guò)程

    深度學(xué)習(xí)作為人工智能領(lǐng)域的一個(gè)重要分支,近年來(lái)在圖像識(shí)別、語(yǔ)音識(shí)別、自然語(yǔ)言處理等多個(gè)領(lǐng)域取得了顯著進(jìn)展。其核心在于通過(guò)構(gòu)建復(fù)雜的神經(jīng)網(wǎng)絡(luò)模型,從大規(guī)模數(shù)據(jù)中自動(dòng)學(xué)習(xí)并提取特征,進(jìn)而實(shí)現(xiàn)高效準(zhǔn)確的預(yù)測(cè)和分類。本文將深入解讀深度
    的頭像 發(fā)表于 07-03 16:06 ?1517次閱讀

    FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂

    、16ns、17ns、18ns,有兩條路徑能夠滿足要求,布局布線就會(huì)選擇滿足要求的兩條路徑之一。 圖 1 靜態(tài)時(shí)序分析模型
    發(fā)表于 06-17 17:07

    Xilinx FPGA編程技巧之常用時(shí)序約束詳解

    Register-to-Register Constraint 寄存器到寄存器約束往往指的是周期約束,周期約束的覆蓋范圍包括: 覆蓋了時(shí)鐘域的時(shí)序要求 覆蓋了同步數(shù)據(jù)在內(nèi)部寄存器之間的傳輸 分析一個(gè)單獨(dú)的
    發(fā)表于 05-06 15:51

    FPGA工程的時(shí)序約束實(shí)踐案例

    詳細(xì)的原時(shí)鐘時(shí)序、數(shù)據(jù)路徑時(shí)序、目標(biāo)時(shí)鐘時(shí)序的各延遲數(shù)據(jù)如下圖所示。值得注意的是數(shù)據(jù)
    發(fā)表于 04-29 10:39 ?792次閱讀
    FPGA工程的<b class='flag-5'>時(shí)序</b>約束實(shí)踐案例

    Xilinx FPGA編程技巧之常用時(shí)序約束詳解

    寄存器到寄存器約束往往指的是周期約束,周期約束的覆蓋范圍包括: 覆蓋了時(shí)鐘域的時(shí)序要求 覆蓋了同步數(shù)據(jù)在內(nèi)部寄存器之間的傳輸 分析一個(gè)單獨(dú)的時(shí)鐘域內(nèi)的
    發(fā)表于 04-12 17:39

    具有三條 100mA 通道的低 EMI 汽車 LED驅(qū)動(dòng)器TPS61193-Q1數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《具有三條 100mA 通道的低 EMI 汽車 LED驅(qū)動(dòng)器TPS61193-Q1數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 04-09 14:40 ?3次下載
    具有<b class='flag-5'>三條</b> 100mA 通道的低 EMI 汽車 LED驅(qū)動(dòng)器TPS61193-Q1數(shù)據(jù)表

    “AI+工業(yè)互聯(lián)網(wǎng)”賦能新型工業(yè)化的路徑分析

    橫看成嶺側(cè)成峰,探索“AI+工業(yè)互聯(lián)網(wǎng)”技術(shù)賦能新型工業(yè)化的路徑,還要從技術(shù)視角、產(chǎn)業(yè)視角、應(yīng)用視角綜合分析。
    的頭像 發(fā)表于 03-14 10:57 ?1193次閱讀

    FPGA設(shè)計(jì)的常用基本時(shí)序路徑分析

    該條路徑包括了觸發(fā)器內(nèi)部clock-to-Q的延遲,觸發(fā)器之間的由組合邏輯造成的路徑延遲以及目標(biāo)觸發(fā)器的建立時(shí)間,其延時(shí)是數(shù)據(jù)從源觸發(fā)器開始,在下一個(gè)時(shí)鐘沿來(lái)到之前通過(guò)組合邏輯和布線的最大時(shí)間
    的頭像 發(fā)表于 01-18 16:31 ?809次閱讀
    FPGA設(shè)計(jì)的常用基本<b class='flag-5'>時(shí)序</b><b class='flag-5'>路徑分析</b>

    如何禁止vivado自動(dòng)生成 bufg

    Vivado中禁止自動(dòng)生成BUFG(Buffered Clock Gate)可以通過(guò)以下步驟實(shí)現(xiàn)。 首先,讓我們簡(jiǎn)要了解一下什么是BUFG。BUFG是一個(gè)時(shí)鐘緩沖器,用于緩沖輸入時(shí)鐘信號(hào),使其更穩(wěn)
    的頭像 發(fā)表于 01-05 14:31 ?2223次閱讀

    Vivado時(shí)序問(wèn)題分析

    有些時(shí)候在寫完代碼之后呢,Vivado時(shí)序報(bào)紅,Timing一欄有很多時(shí)序問(wèn)題。
    的頭像 發(fā)表于 01-05 10:18 ?2207次閱讀

    Vivado約束學(xué)習(xí)時(shí)鐘約束介紹

    在數(shù)字設(shè)計(jì)中,時(shí)鐘代表從寄存器(register)到寄存器可靠傳輸數(shù)據(jù)的時(shí)間基準(zhǔn)。
    的頭像 發(fā)表于 01-04 09:16 ?3250次閱讀
    【<b class='flag-5'>Vivado</b>約束<b class='flag-5'>學(xué)習(xí)</b>】 <b class='flag-5'>時(shí)鐘</b>約束介紹
    主站蜘蛛池模板: 一本之道高清www在线观看| 中文字幕AV亚洲精品影视| 青青草原社区| 内射老妇BBX| 欧美成人3d动漫专区| 欧美jizz19性欧美| 翁熄性放纵交换300章| 性美国人xxxxx18| 亚洲精品无码AAAAAA片| 亚洲精品午夜VA久久成人| 最新国产麻豆精品| 99久久99久久久精品齐齐鬼色 | 免费撕开胸罩吮胸视频| 女女破视频在线观看| 午夜影视免费| 一个人免费视频在线观看高清版| 伊人久久大香线蕉综合高清| 草699一码二码三码四码| 芳草地在线观看免费观看| 国产啪精品视频网免费| 黄得让人湿的片段| 美女MM131爽爽爽| 全免费a级毛片免费看| 少妇邻居内射在线| 亚洲看片无码免费视频| georgielyall装修工| 国产精品麻豆高潮刺激A片| 精彩国产萝视频在线| 日韩亚洲欧美中文高清| 亚洲国产成人99精品激情在线| 伊人久在线观看视频| 99草在线观看| 国产99RE在线观看69热| 黑人性xxx| 男人一进一出桶女人视频| 亚洲AV中文字幕无码久久| 扒开老师粉嫩的泬10P| 国产一浮力影院| 蜜芽视频在线观看视频免费播放| 日韩欧无码一区二区三区免费不卡 | 欧美另类z0z000高清|