本文主要介紹I2C總線相關的一些基本概念、通信流程、同步和仲裁、模式切換等。

I2C總線是PHILIPS公司推出的一種串行總線，是具備多主機系統(tǒng)所需的包括總線仲裁和高低速器件同步功能的高性能串行總線。

I2C物理上包括2條雙向串行線，一條數(shù)據(jù)線SDA，一條時鐘線SCL。均為OD結構，需要外部上拉，具體選取可參見之前的文章《硬件電路設計之“上下拉電阻”》。
SDA傳輸數(shù)據(jù)是大端傳輸（字節(jié)高位先傳），每次傳輸8bit，即一字節(jié)。支持多主控(multi master)，任何時間點只能有一個主控?？偩€上每個設備都有自己的一個addr，7bit或10bit，廣播地址為全0。

1、基本概念
I2C總線上常用的一些基本概念如下：
主機：初始化發(fā)送，產生時鐘信號和終止發(fā)送的器件。

從機：被主機尋址的器件。

發(fā)送器：發(fā)送數(shù)據(jù)到總線的器件。

接收器：從總線接收數(shù)據(jù)的器件。

多主機：同時有多于一個主機嘗試控制總線，但不破壞報文。

仲裁：是一個在有多個主機同時嘗試控制總線，但只允許其中一個控制總線并使報文不被破壞的過程。

同步：兩個或多個器件同步時鐘信號的過程。

總線空閑狀態(tài)：I2C總線的SDA和SCL同時處于高電平時，規(guī)定為總線的空閑狀態(tài)。此時各個器件的輸出級場效應管均處在截止狀態(tài)，即釋放總線，由兩條信號線各自的上拉電阻把電平拉高。

開始信號：SCL為高電平時，SDA由高電平向低電平跳變，開始傳送數(shù)據(jù)。

結束信號：SCL為高電平時，SDA由低電平向高電平跳變，結束傳送數(shù)據(jù)。

數(shù)據(jù)傳輸：SCL為高電平時，SDA線必須保持穩(wěn)定，SDA上傳輸一個bit數(shù)據(jù)（電平采樣）；

數(shù)據(jù)改變：SCL為低電平時，SDA線才能改變電平。

I2C應答信號：主控每發(fā)送完8bit數(shù)據(jù)后等待從設備ACK。即在第9個CLK，若從設備發(fā)回ACK，SDA會被拉低（ACK信號為‘0’）。若沒有ACK，SDA會被置高（NAK信號為‘1’），這會引起主控發(fā)生RESTART或STOP流程。

★NAK主要有兩個作用：一是表示接收器未成功接收數(shù)據(jù)字節(jié)；二是當接收器是主機時（主機讀數(shù)據(jù)），它收到最后一個字節(jié)后，應發(fā)送一個NAK信號，以通知從機結束數(shù)據(jù)發(fā)送，并釋放總線，以便主機發(fā)送一個停止信號STOP。

2、基本通信流程
一次完整的I2C通信流程如下：
主設備發(fā)出開始信號(Start)。
主設備發(fā)出1字節(jié)的從設備地址信息，其中最低位為讀寫控制碼(0為寫，1為讀)，高7位為從設備地址碼。
從設備發(fā)出ACK信號。
主設備開始對從設備進行讀寫操作。如果是讀操作，則每讀取1字節(jié)，主設備會發(fā)送一個應答信號(ACK)給從設備，如果是寫操作，則每寫入1字節(jié)，從設備會發(fā)送一個應答信號(ACK)給主設備。
主設備發(fā)出結束信號(Stop)。

3、10bit地址的發(fā)送
10bit地址的發(fā)送分兩次發(fā)送，第一次發(fā)送高2bit和讀寫信號（高5bit固定為識別碼11110），第二次發(fā)送低8bit，每次都有ACK信號。I2C規(guī)范并沒有強制規(guī)定發(fā)送端在發(fā)送接收端地址后接收端非要做出響應不可，也可以默不作聲，即便默不作聲，發(fā)送端還是會繼續(xù)工作，開始進行數(shù)據(jù)傳輸及讀/寫指令；

實際使用中10bit地址的尋址有兩種方式：一種是只進行一次尋址，10bit地址的發(fā)送分兩次發(fā)送，第一次發(fā)送高2bit和讀寫信號（實際讀寫操作），第二次發(fā)送低8bit。另一種是進行兩次尋址，第一次尋址將10bit地址的發(fā)送分兩次發(fā)送，第一次發(fā)送高2bit和讀寫信號，第二次發(fā)送低8bit；第二次尋址通過一個重復開始信號跟高2bit地址和讀寫信號（實際讀寫操作）進行二次尋址，第二次尋址只有第一次匹配上的從機會有應答。

主機發(fā)送數(shù)據(jù)時，當從機接收到開始條件后的10bit地址，從機就和它自己的地址比較從機地址的第一個字節(jié)(1111 0XX)，并檢查第八個bit(讀寫位)是否為0。有可能多個設備都匹配并產生應答(A1)。接下來所有從機開始匹配自己地址與第二個字節(jié)的8個bit(XXXXXXXX)，這時就只有一個從機匹配并產生應答(A2)。被主機尋址匹配的從機會保持被尋址的狀態(tài)直到接收到終止條件或者是重復開始條件后跟著一個不同的從機地址。

在第二個應答A2之前，處理過程與上面的一致。在重復開始條件(Sr)之后，匹配的從機會保持被尋址上的狀態(tài)。這個從機會檢查Sr之后的第一個字節(jié)的前7bit是否正確，然后測試第8bit是否為1(讀)。如果這也匹配的話，從機就認定它被作為一個發(fā)送器被尋址到了并產生應答A3。從機會保持被尋址的狀態(tài)直到接收到終止條件(P)或者重復開始條件(Sr)跟著一個不同的從機地址。然后這個時候的重復開始條件下，所有的從機會比較它們的地址與11110XX比較并測試第八位(讀寫位)。然而它們不會尋址到，因為對于10bit設備。讀寫位是1，或者對于7bit的設備，1111 0XX的從機地址不匹配。

4、同步和仲裁
所有主機在SCL線上產生它們自己的時鐘來傳輸I2C總線上的報文。數(shù)據(jù)只在時鐘的高電平周期有效。因此，需要一個確定的時鐘進行逐位仲裁。

時鐘同步通過線與連接I2C接口到SCL線來執(zhí)行。這就是說：SCL線的高到低切換會使器件開始數(shù)它們的低電平周期，而且一旦器件的時鐘變低電平，它會使SCL線保持這種狀態(tài)直到到達時鐘的高電平。但是，如果另一個時鐘仍處于低電平周期，這個時鐘的低到高切換不會改變SCL線的狀態(tài)。因此，SCL線被有最長低電平周期的器件保持低電平。此時，低電平周期短的器件會進入高電平的等待狀態(tài)。

當所有有關的器件數(shù)完了它們的低電平周期后，時鐘線被釋放并變成高電平。之后，器件時鐘和SCL線的狀態(tài)沒有差別，而且所有器件會開始數(shù)它們的高電平周期。首先完成高電平周期的器件會再次將SCL線拉低。

這樣，產生的同步SCL時鐘的低電平周期由低電平時鐘周期最長的器件決定，而高電平周期由高電平時鐘周期最短的器件決定。

主機只能在總線空閑的時侯啟動傳輸。兩個或多個主機可能在起始條件的最小持續(xù)時間（tHD;STA）內產生一個起始條件，結果在總線上產生一個規(guī)定的起始條件。

當SCL線是高電平時，仲裁在SDA線發(fā)生。這樣，在其他主機發(fā)送低電平時，發(fā)送高電平的主機將斷開它的數(shù)據(jù)輸出級，因為總線上的電平與它自己的電平不相同。

仲裁可以持續(xù)多位。它的第一個階段是比較地址位。如果每個主機都嘗試尋址相同的器件，仲裁會繼續(xù)比較數(shù)據(jù)位（如果是主機）或者比較響應位（如果是主機）。因為I2C總線的地址和數(shù)據(jù)信息由贏得仲裁的主機決定，在仲裁過程中不會丟失信息。

丟失仲裁的主機可以產生時鐘脈沖直到丟失仲裁的該字節(jié)末尾。

由于Hs模式的主機有一個唯一的8位主機碼，因此一般在第一個字節(jié)就可以結束仲裁。

如果主機也結合了從機功能，而且在尋址階段丟失仲裁，它很可能就是贏得仲裁的主機在尋址的器件。因此，丟失仲裁的主機必須立即切換到它的從機模式。

產生DATA1的主機的內部數(shù)據(jù)電平與SDA線的實際電平有一些差別，如果關斷數(shù)據(jù)輸出，這就意味著總線連接了一個高輸出電平。這不會影響由贏得仲裁的主機初始化的數(shù)據(jù)傳輸。

由于I2C總線的控制只由地址或主機碼以及競爭主機發(fā)送的數(shù)據(jù)決定，沒有中央主機，總線也沒有任何定制的優(yōu)先權。
在串行傳輸時，當重復起始條件或停止條件發(fā)送到，I2C總線的時侯，仲裁過程仍在進行。如果可能產生這樣的情況，有關的主機必須在幀格式相同位置發(fā)送這個重復起始條件或停止條件。也就是說，仲裁不能在下列情況之間進行：
重復起始條件和數(shù)據(jù)位

停止條件和數(shù)據(jù)位

重復起始條件和停止條件

從機不被卷入仲裁過程。

5、高速模式切換
Hs模式的串行數(shù)據(jù)傳輸格式符合標準模式I2C總線規(guī)范，Hs模式只能在下面的情況下（所有都在F/S模式）啟動：

起始條件（S）

8位的主機碼（00001XXX）

不響應位（A/）

主機碼有兩個主要的功能：
它允許在F/S模式速度下競爭主機之間仲裁和同步，結果得到一個獲勝的主機。

它表示Hs模式傳輸?shù)拈_始。

Hs主機碼是保留的8位代碼，它不用于從機尋址或其他目的。而且，由于每個主機都有唯一的主機碼，I2C總線系統(tǒng)最多可以有8個Hs模式主機（主機碼0000 1000應保留作測試和診斷用）。Hs模式主機器件的主機碼是軟件可編程的，由系統(tǒng)設計者決定。

以上就是針對I2C總線的一些基本介紹。

編輯：hfy