色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

硬件描述語言(HDL)編碼技術(shù):xilinx verilog語法技巧

454398 ? 來源:FPGA開源工作室 ? 作者:FPGA開源工作室 ? 2020-12-13 10:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

xilinx verilog語法技巧 一

硬件描述語言(HDL)編碼技術(shù)讓您:
?描述數(shù)字邏輯電路中最常見的功能。
?充分利用Xilinx?器件的架構(gòu)特性。

1 Flip-Flops and Registers
Vivado綜合根據(jù)HDL代碼的編寫方式推斷出四種類型的寄存器原語:
?FDCE:具有時(shí)鐘使能和異步清除的D觸發(fā)器
?FDPE:具有時(shí)鐘使能和異步預(yù)設(shè)的D觸發(fā)器
?FDSE:具有時(shí)鐘使能和同步設(shè)置的D觸發(fā)器
?FDRE:具有時(shí)鐘使能和同步復(fù)位的D觸發(fā)器

Register with Rising-Edge Coding Example (Verilog)
// 8-bit Register with
// Rising-edge Clock
// Active-high Synchronous Clear
// Active-high Clock Enable
// File: registers_1.v

module registers_1(d_in,ce,clk,clr,dout);
input [7:0] d_in;
input ce;
input clk;
input clr;
output [7:0] dout;
reg [7:0] d_reg;

always @ (posedge clk)
begin
if(clr)
d_reg else if(ce)
d_reg end

assign dout = d_reg;
endmodule

2 Latches
// Latch with Positive Gate and Asynchronous Reset
// File: latches.v
module latches (
input G, input D, input CLR, output reg Q );
always @ *
begin
if(CLR) Q = 0; else if(G) Q = D;
end
endmodule

3 Shift Registers
移位寄存器是一系列觸發(fā)器,允許跨固定(靜態(tài))數(shù)量的延遲級(jí)傳播數(shù)據(jù)。 相反,在動(dòng)態(tài)移位寄存器中,傳播鏈的長度在電路操作期間動(dòng)態(tài)變化。
Vivado綜合在SRL類資源上實(shí)現(xiàn)了推斷的移位寄存器,例如:
?SRL16E
?SRLC32E

8-Bit Shift Register Coding Example One (Verilog)
// 8-bit Shift Register
// Rising edge clock
// Active high clock enable
// Concatenation-based template
// File: shift_registers_0.v
module shift_registers_0 (clk, clken, SI, SO);
parameter WIDTH = 32;
input clk, clken, SI;
output SO;
reg [WIDTH-1:0] shreg;
always @(posedge clk)
begin if (clken) shreg assign SO = shreg[WIDTH-1];
endmodule

32-Bit Shift Register Coding Example Two (Verilog)
// 32-bit Shift Register
// Rising edge clock
// Active high clock enable
// For-loop based template
// File: shift_registers_1.v
module shift_registers_1 (clk, clken, SI, SO);
parameter WIDTH = 32;
input clk, clken, SI;
output SO;
reg [WIDTH-1:0] shreg;
integer i;
always @(posedge clk)
begin
if (clken) begin for (i = 0; i end
assign SO = shreg[WIDTH-1];
endmodule

Dynamic Shift Registers
動(dòng)態(tài)移位寄存器是移位寄存器,其長度可在電路操作期間動(dòng)態(tài)變化。
動(dòng)態(tài)移位寄存器可以看作:
?一系列觸發(fā)器,它們在電路工作期間可以接受的最大長度。
?多路復(fù)用器,在給定的時(shí)鐘周期內(nèi)選擇從傳播鏈中提取數(shù)據(jù)的階段。

32-Bit Dynamic Shift Registers Coding Example (Verilog)
// 32-bit dynamic shift register.
// Download:
// File: dynamic_shift_registers_1.v
module dynamic_shift_register_1 (CLK, CE, SEL, SI, DO);
parameter SELWIDTH = 5;
input CLK, CE, SI;
input [SELWIDTH-1:0] SEL;
output DO;
localparam DATAWIDTH = 2**SELWIDTH;
reg [DATAWIDTH-1:0] data;
assign DO = data[SEL];
always @(posedge CLK)
begin if (CE == 1'b1) data endmodule

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 移位寄存器
    +關(guān)注

    關(guān)注

    3

    文章

    290

    瀏覽量

    22714
收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Verilog HDL硬件描述語言

    Verilog HDL硬件描述語言
    發(fā)表于 01-13 14:40

    Verilog_HDL硬件描述語言

    Verilog_HDL硬件描述語言 FPGA的資料
    發(fā)表于 02-26 14:03

    Verilog HDL硬件描述語言(非常經(jīng)典的教材)

    Verilog HDL硬件描述語言(非常經(jīng)典的教材)FPGA軟件無線電開發(fā)(全階視頻教程+開發(fā)板+實(shí)例)詳情鏈接:http://url.elecfans.com/u/5e4a12f2b
    發(fā)表于 07-22 14:50

    verilog+hdl硬件描述語言

    verilog+hdl硬件描述語言 初學(xué)者的福音 幫助廣大初學(xué)者步入此行
    發(fā)表于 08-12 23:47

    VERILOG HDL硬件描述語言

    本書簡要介紹了Verilog硬件描述語言的基礎(chǔ)知識(shí),包括語言的基本內(nèi)容和基本結(jié)構(gòu) ,以及利用該語言在各種層次上對數(shù)字系統(tǒng)的建模方法。書中列舉
    發(fā)表于 07-20 11:36 ?0次下載

    Verilog HDL硬件描述語言【書籍

    本書簡要介紹了Verilog 硬件描述語言的基礎(chǔ)知識(shí),包括語言的基本內(nèi)容和基本結(jié)構(gòu),以及利用該語言在各種層次上對數(shù)字系統(tǒng)的建模方法。書中列舉
    發(fā)表于 07-02 14:55 ?124次下載

    Verilog HDL語言簡介

    Verilog HDL語言簡介 1.什么是Verilog HDLVerilog HDL硬件
    發(fā)表于 02-09 08:59 ?4042次閱讀

    verilog硬件描述語言課程講義

    verilog硬件描述語言課程講義
    發(fā)表于 05-21 15:01 ?33次下載
    <b class='flag-5'>verilog</b><b class='flag-5'>硬件</b><b class='flag-5'>描述語言</b>課程講義

    Verilog硬件描述語言參考手冊

    Verilog硬件描述語言參考手冊,Verilog語法內(nèi)容介紹
    發(fā)表于 11-12 17:20 ?0次下載

    Verilog HDL硬件描述語言

    Verilog HDL硬件描述語言 有需要的下來看看
    發(fā)表于 12-29 15:31 ?0次下載

    Verilog HDL硬件描述語言_Verilog語言要素

    本章介紹Verilog HDL的基本要素,包括標(biāo)識(shí)符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外,本章還介紹了Verilog硬件描述語言
    發(fā)表于 04-25 16:09 ?17次下載

    Verilog硬件描述語言

    VHDL語言編程學(xué)習(xí)Verilog硬件描述語言
    發(fā)表于 09-01 15:27 ?0次下載

    Verilog HDL硬件描述語言

    Verilog HDL硬件描述語言,感興趣的小伙伴們可以瞧一瞧。
    發(fā)表于 11-11 11:20 ?11次下載

    使用Verilog/SystemVerilog硬件描述語言練習(xí)數(shù)字硬件設(shè)計(jì)

    HDLBits 是一組小型電路設(shè)計(jì)習(xí)題集,使用 Verilog/SystemVerilog 硬件描述語言 (HDL) 練習(xí)數(shù)字硬件設(shè)計(jì)~
    的頭像 發(fā)表于 08-31 09:06 ?2098次閱讀

    二十進(jìn)制編碼器及Verilog HDL描述 Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)

    節(jié)通過硬件描述語言Verilog HDL對二十進(jìn)制編碼器的描述,介紹
    的頭像 發(fā)表于 08-28 09:54 ?3591次閱讀
    二十進(jìn)制<b class='flag-5'>編碼</b>器及<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b><b class='flag-5'>描述</b> <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>程序的基本結(jié)構(gòu)及特點(diǎn)
    主站蜘蛛池模板: 国产午夜精品久久理论片小说 | 俄罗斯6一12呦女精品 | 中文字幕精品在线视频 | 日美一级毛片 | 国产成人免费在线 | 丰满的美女射精动态图 | 九九热免费在线观看 | 久久综合狠狠综合久久综合88 | 蜜桃视频无码区在线观看 | 国产99久久久国产精品成人 | 日本亚洲电影 | 国产成人久久精品AV | 亚洲一二三产品区别在哪里 | 玩高中女同桌肉色短丝袜脚文 | 国产精品麻豆a啊在线观看 国产精品麻豆AV | 久久a级片 | 久久精品热播在线看 | 久久www99re在线播放 | 亚洲国产综合人成综合网站00 | 亚洲中字慕日产2020 | 东北疯狂xxxxbbbb中国 | 中文字幕视频在线观看 | 国产精品爽爽久久久久久蜜桃 | 无遮掩H黄纯肉动漫在线观看星 | 中文视频在线 | 国产亚洲精品成人AV久久 | 野花韩国视频中文播放 | 台湾佬综合娱乐网 | 一级毛片在线免费视频 | 午夜影院老司机 | 不卡无线在一二三区 | 老熟风间由美AV在线一区二区 | 成人精品视频99在线观看免费 | 成人免费公开视频 | 亚洲精品成人在线 | 三级网址在线观看 | 老阿姨才是最有V味的直播 牢记永久免费网址 | 24小时日本免费看 | 一个人的免费高清影院 | 在线高清无码欧美久章草 | 一本色道久久综合亚洲精品蜜桃冫 |

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品