作者：默宸 FPGA技術(shù)聯(lián)盟

Vivado? Design Suite 提供兩種方法可加速產(chǎn)品上市進(jìn)程，提高工作效率。可構(gòu)建 Vivado 布局布線。在任何設(shè)計(jì)階段處理任何類型的 ECO 問題，并可加快運(yùn)行時(shí)間，確保時(shí)序收斂進(jìn)程。

增量編譯：使用增量編譯滿足最后時(shí)刻 HDL 變動(dòng)需求，僅針對(duì)已變動(dòng)邏輯進(jìn)行布局布線，從而可節(jié)省時(shí)間。

• P&R 數(shù)據(jù)重復(fù)使用為時(shí)序驅(qū)動(dòng)，可在不影響性能的情況下，加速運(yùn)行時(shí)間。
• 平均速度比標(biāo)準(zhǔn)布局布線快 1 倍。
• 設(shè)計(jì)收斂保存可減少并加速迭代。

器件編輯器：使用器件編輯器通過強(qiáng)大的圖形界面，以外科手術(shù)般的高精度編輯布局布線設(shè)計(jì)。

• 手工輔助布線可提供各種建議布線，在避免猜測(cè)與犯錯(cuò)的情況下，加速達(dá)到目標(biāo)的進(jìn)程。
• 廣泛的交叉探測(cè)可幫助用戶便捷管理邏輯至物理的分配。
• 設(shè)計(jì)變動(dòng)記錄為 Tcl 命令，有利于回放與腳本處理。

增量編譯相對(duì)于器件編輯還是容易一些。本文主要講述增量編譯方法。

當(dāng)RTL代碼修改較少時(shí)，使用增量編譯功能可以提高工程的編譯速度，Incremental Compile增量編譯是Vivado提供的一項(xiàng)高階功能。目的旨在當(dāng)設(shè)計(jì)微小的改變時(shí)，重用綜合和布局布線的結(jié)果，縮短編譯時(shí)間。

增量編譯的流程如下：

增量編譯是以已經(jīng)編譯和布局布線后的DCP文件為基礎(chǔ)，當(dāng)我們需要做微小的改動(dòng)是，便可以使用增量編譯來實(shí)現(xiàn)。這里微小改動(dòng)主要包括有：

• RTL代碼的微小修改
• 網(wǎng)表的微小修改，比如增加或者改變ILA

需要注意的是：這里微小的改懂是指與當(dāng)前設(shè)計(jì)相比變化非常小，其相似度大于95%時(shí)，增量編譯的效果最好。而相似度小于75時(shí)，工具的增量編譯就失效了。有時(shí)候一些全局變量修改，網(wǎng)表的改動(dòng)是非常大的，總線位寬的變化，網(wǎng)表的改動(dòng)也非常大。

增量編譯設(shè)置：

在項(xiàng)目模式下：在Vivado里面，使能Incremental Compile的方式非常簡(jiǎn)單，在Impl run上右鍵選擇“Set Incremental Compile…”，然后設(shè)置相應(yīng)的參考dcp文件即可。

在非項(xiàng)目模式下：

在 opt_design 后 運(yùn)行以下命令：
%read_checkpoint -incremental reference_routed.dcp
編輯：hfy