色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DSP處理器上并行實(shí)現(xiàn)ATR算法

454398 ? 來(lái)源:羅姆半導(dǎo)體社區(qū) ? 作者:羅姆半導(dǎo)體社區(qū) ? 2022-12-20 18:37 ? 次閱讀

來(lái)源:羅姆半導(dǎo)體社區(qū)

自動(dòng)目標(biāo)識(shí)別(ATR)算法通常包括自動(dòng)地對(duì)目標(biāo)進(jìn)行檢測(cè)、跟蹤、識(shí)別和選擇攻擊點(diǎn)等算法。戰(zhàn)場(chǎng)環(huán)境的復(fù)雜性和目標(biāo)類型的不斷增長(zhǎng)使ATR算法的運(yùn)算量越來(lái)越大,因此ATR算法對(duì)微處理器的處理能力提出了更高的要求。由于通用數(shù)字信號(hào)處理芯片能夠通過(guò)編程實(shí)現(xiàn)各種復(fù)雜的運(yùn)算,處理精度高,具有較大的靈活性,而且尺寸小、功耗低、速度快,所以一般選擇DSP芯片作為微處理器來(lái)實(shí)現(xiàn)ATR算法的工程化和實(shí)用化。

為了保證在DSP處理器上實(shí)時(shí)地實(shí)現(xiàn)ATR算法,用算法并行化技術(shù)。算法并行化處理的三要素是:①并行體系結(jié)構(gòu);②并行軟件系統(tǒng);③并行算法。并行體系結(jié)構(gòu)是算法并行化的硬件基礎(chǔ),并行算法都是針對(duì)特定的并行體系結(jié)構(gòu)開發(fā)的并行程序。根據(jù)DSP處理器的數(shù)目,ATR算法的并行實(shí)現(xiàn)可以分為處理器間并行和處理器內(nèi)并行。處理器間并行是指多個(gè)DSP處理器以某種方式連接起來(lái)的多處理器并行系統(tǒng),ATR算法在多個(gè)處理器上并行招待。

根據(jù)處理器使用存儲(chǔ)器的情況,多處理器并行系統(tǒng)又可分為共享存儲(chǔ)器多處理器并行系統(tǒng)和分布式多處理器并行系統(tǒng)。處理器內(nèi)并行是指在單個(gè)DSP處理器內(nèi)通過(guò)多個(gè)功能單元的指令級(jí)并行(ILP)來(lái)實(shí)現(xiàn)ATR算法的并行化。本文分別對(duì)在共享存儲(chǔ)器多處理器并行系統(tǒng)、分布式多處理器并行系統(tǒng)和指令級(jí)并行DSP處理器上并行實(shí)現(xiàn)ATR算法進(jìn)行了探討。

1 在共享存儲(chǔ)器多處理并行系統(tǒng)上實(shí)現(xiàn)ATR算法

在共享存儲(chǔ)器多處理器并行系統(tǒng)中,各個(gè)處理器通過(guò)共享總線對(duì)所有的存儲(chǔ)器進(jìn)行操作,實(shí)現(xiàn)各個(gè)處理器之間的數(shù)據(jù)通信。而在任一時(shí)刻,只允許一個(gè)處理器對(duì)共享總線進(jìn)行操作。所以處理器對(duì)存儲(chǔ)器進(jìn)行讀/寫操作時(shí)就必須先獲得對(duì)共享總線的控制權(quán),這通過(guò)總線仲裁電路實(shí)現(xiàn)。然而,由于所有的處理器只能通過(guò)一條共享總線對(duì)存儲(chǔ)器進(jìn)行訪問(wèn),這在處理器數(shù)目比較多或者處理器之間頻繁交換數(shù)據(jù)的情況下容易引起總線沖突和等待而降低整個(gè)并行系統(tǒng)的運(yùn)行速度。共享存儲(chǔ)器多處理器并行系統(tǒng)的優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單,當(dāng)處理器的數(shù)目較少時(shí),可以達(dá)到較高的加速比。 ADSP2106x處理器支持最為常用的共享存儲(chǔ)器多處理器并行系統(tǒng),組成多處理器系統(tǒng)的每一片ADSP2106x的片內(nèi)存儲(chǔ)器統(tǒng)一編址,任一ADSP2106x可以訪問(wèn)其它任何一片ADSP2106x的片內(nèi)存儲(chǔ)器。由于片內(nèi)SRAM為雙口存儲(chǔ)器,因而這種訪問(wèn)并不中斷被訪問(wèn)處理器的正常工作。每個(gè)處理器片內(nèi)SRAM既是該處理器的局部存儲(chǔ)器,又是共享存儲(chǔ)器的部分。在不增加輔助電容的情況下,通過(guò)外部總線接口直接相連的處理器數(shù)量最多為6個(gè)。由于每個(gè)處理器的工作程序放在其片內(nèi)的雙口SRAM中,因此各個(gè)處理器可以實(shí)現(xiàn)并行處理,這是ADSP2106x的存儲(chǔ)器結(jié)構(gòu)所決定的。 ATR算法在共享存儲(chǔ)器多處理器并行系統(tǒng)中實(shí)現(xiàn)時(shí),在編寫并行算法程序方面應(yīng)當(dāng)重點(diǎn)考慮的問(wèn)題包括: (1)均衡地把任務(wù)分配給各個(gè)處理器 ATR算法在共享存儲(chǔ)器多處理器并行系統(tǒng)中實(shí)現(xiàn)任務(wù)級(jí)并行,因此必須把ATR算法劃分為計(jì)算量均衡的多個(gè)任務(wù),把各個(gè)任務(wù)分配給多個(gè)處理器,才能發(fā)揮多處理器并行系統(tǒng)的最大并行效率。 (2)盡量減少多處理器之間數(shù)據(jù)通信 由于多處理器只能通過(guò)一條共享總線對(duì)存儲(chǔ)器進(jìn)行訪問(wèn),這在多處理器之間頻繁交換數(shù)據(jù)的情況下容易引起總線競(jìng)爭(zhēng)而降低整個(gè)并行系統(tǒng)的運(yùn)行速度。 (3)利用單個(gè)處理器的并行編程特性 充分應(yīng)用單個(gè)處理器的并行編程特性,有利于縮短各個(gè)處理器上任務(wù)的運(yùn)行時(shí)間。例如,ADSP2106x的32位浮點(diǎn)運(yùn)算單元包含一個(gè)乘法器、一個(gè)加法器和移位邏輯電路,它們并行工作;比特倒轉(zhuǎn)尋址在傅立葉變換運(yùn)算時(shí)非常有用;循環(huán)尋址在作卷積、數(shù)字濾波運(yùn)算時(shí)經(jīng)常用到等。

2 在分布式多處理器并行系統(tǒng)上實(shí)現(xiàn)ATR算法

在分布式多處理器并行系統(tǒng)中,多處理器有各自獨(dú)立的存儲(chǔ)器,多個(gè)處理器通過(guò)通信口相連構(gòu)成分布式多處理器并行系統(tǒng)。分布式多處理器并行系統(tǒng)的加速比和處理器的數(shù)目呈線性關(guān)系,所以只要增加處理器的數(shù)目,分布式多處理器并行系統(tǒng)的處理能力就能夠成比例地增加。分布式多處理器比較適合于構(gòu)成大規(guī)模并行系統(tǒng)。

目前,計(jì)算量過(guò)大仍然是制約許多有效的ATR算法實(shí)時(shí)實(shí)現(xiàn)的個(gè)主要因素。ATR算法在分布式多處理器并行系統(tǒng)上實(shí)時(shí)實(shí)現(xiàn)是一個(gè)很有潛力的研究領(lǐng)域,特別在地基和天基雷達(dá)信號(hào)處理系統(tǒng)中有廣闊的應(yīng)用前景。分布式多處理器并行系統(tǒng)的連接方式有線形、樹形、星形、網(wǎng)孔和超立方體結(jié)構(gòu)等。樹形和星形網(wǎng)絡(luò)的優(yōu)點(diǎn)是網(wǎng)絡(luò)管理容易、數(shù)據(jù)通信進(jìn)尋徑簡(jiǎn)單;缺點(diǎn)是樹形網(wǎng)絡(luò)的根節(jié)點(diǎn)處理器和星形網(wǎng)絡(luò)的中央節(jié)點(diǎn)處理器的輸入/輸出吞吐量大,易造成通信瓶頸。所以樹形和星形網(wǎng)絡(luò)不適合ATR算法各個(gè)任務(wù)數(shù)據(jù)通信量較大的應(yīng)用場(chǎng)合。

在分布式多處理器并行系統(tǒng)中并行實(shí)現(xiàn)ATR算法目前還處于研究的初始階段,在編寫并行算法程序應(yīng)當(dāng)重點(diǎn)考慮兩個(gè)方面: (1)各處理器任務(wù)的均衡分配 在分布式多處理器并行系統(tǒng)中處理器的數(shù)目通常較多,只有合理地對(duì)眾多的處理器均衡地分配任務(wù),才能最大地發(fā)揮并行系統(tǒng)的總體性能,提高并行系統(tǒng)的加速比。 (2)處理器節(jié)點(diǎn)間的高效通信 在分布式多處理器并行系統(tǒng)中數(shù)據(jù)通信都是點(diǎn)對(duì)點(diǎn)通信。即兩個(gè)相鄰的處理器之間通過(guò)通信口通信。因此需要合理安排各個(gè)處理器節(jié)點(diǎn)在網(wǎng)絡(luò)結(jié)構(gòu)中的位置,盡可能地縮短處理器節(jié)點(diǎn)間的通信路徑長(zhǎng)度,從而實(shí)現(xiàn)處理器節(jié)點(diǎn)間的高效數(shù)據(jù)通信。

3 在指令級(jí)并行DSP處理器上實(shí)現(xiàn)ATR算法

在單片DSP處理器內(nèi)通過(guò)多個(gè)功能單元的指令級(jí)并行(ILP)實(shí)現(xiàn)ATR算法的并行化處理,目前適合ATR算法實(shí)時(shí)處理的指令級(jí)并行芯片是TI公司的TMS320C6x系列DSP。TMS320C6x系列DSP處理器是第一個(gè)使用超長(zhǎng)指令字(VLIW)體系結(jié)構(gòu)的數(shù)字信號(hào)處理芯片。下面以TMS320C62x定點(diǎn)系列DSP為例說(shuō)明指令級(jí)并行的原理和ATR并行算法軟件開發(fā)方法。內(nèi)核中的8個(gè)功能單元可以完全并行運(yùn)行,功能單元執(zhí)行邏輯、位移、乘法、加法和數(shù)據(jù)尋址等操作。內(nèi)核采用VLIW體系結(jié)構(gòu),單指令字長(zhǎng)32位,取指令、指令分配和指令譯碼單元每周期可以從程序存儲(chǔ)器傳遞8條指令到功能單元。這8條指令組成一個(gè)指令包,總字長(zhǎng)為256位。芯片內(nèi)部設(shè)置了專門的指令分配模塊,可以將每個(gè)256位的指令分配到8個(gè)功能單元中,并由8個(gè)功能單元并行運(yùn)行。TMS320C62x芯片的最高時(shí)鐘頻率可以達(dá)到200MHz。當(dāng)8個(gè)功能單元同時(shí)運(yùn)行時(shí),該芯片的處理能力高達(dá)1600MIPS。

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19262

    瀏覽量

    229664
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    553

    文章

    7987

    瀏覽量

    348773
  • atr
    atr
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    1237
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    將TMS320F280x DSP配置為I2C主處理器或從處理器

    電子發(fā)燒友網(wǎng)站提供《將TMS320F280x DSP配置為I2C主處理器或從處理器.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 09:34 ?0次下載
    將TMS320F280x <b class='flag-5'>DSP</b>配置為I2C主<b class='flag-5'>處理器</b>或從<b class='flag-5'>處理器</b>

    利用Sitara AM57x處理器處理器SDK實(shí)現(xiàn)工業(yè)機(jī)器視覺的2D物體識(shí)別

    電子發(fā)燒友網(wǎng)站提供《利用Sitara AM57x處理器處理器SDK實(shí)現(xiàn)工業(yè)機(jī)器視覺的2D物體識(shí)別.pdf》資料免費(fèi)下載
    發(fā)表于 10-10 09:36 ?0次下載
    利用Sitara AM57x<b class='flag-5'>處理器</b><b class='flag-5'>上</b>的<b class='flag-5'>處理器</b>SDK<b class='flag-5'>實(shí)現(xiàn)</b>工業(yè)機(jī)器視覺的2D物體識(shí)別

    AM57XX處理器平臺(tái)ARM和DSP通信的實(shí)現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《AM57XX處理器平臺(tái)ARM和DSP通信的實(shí)現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 09-30 11:50 ?0次下載
    AM57XX<b class='flag-5'>處理器</b>平臺(tái)ARM和<b class='flag-5'>DSP</b>通信的<b class='flag-5'>實(shí)現(xiàn)</b>

    盛顯科技:投影融合處理器如何實(shí)現(xiàn)圖像的處理和融合?

    相信大家都知道,投影融合處理器實(shí)現(xiàn)融合投影功能的過(guò)程是一個(gè)復(fù)雜但高度專業(yè)化的技術(shù)過(guò)程,它主要依賴于先進(jìn)的投影技術(shù)和圖像融合技術(shù),精妙地結(jié)合了尖端的投影技術(shù)與精細(xì)的圖像融合算法。那么您知道投影融合
    的頭像 發(fā)表于 09-26 18:14 ?343次閱讀
    盛顯科技:投影融合<b class='flag-5'>處理器</b>如何<b class='flag-5'>實(shí)現(xiàn)</b>圖像的<b class='flag-5'>處理</b>和融合?

    盛顯科技:在拼接處理器配置混合矩陣的步驟是什么?

    相信大家都知道,在拼接處理器配置混合矩陣,主要涉及到將混合矩陣的輸出與拼接處理器的輸入相連接,并通過(guò)拼接處理器的軟件或界面進(jìn)行配置,以實(shí)現(xiàn)
    的頭像 發(fā)表于 09-26 18:09 ?322次閱讀

    DSP控制的主要優(yōu)勢(shì)是什么?

    DSP控制的主要優(yōu)勢(shì): 高速處理能力 : DSP(數(shù)字信號(hào)處理器)專為快速數(shù)學(xué)運(yùn)算設(shè)計(jì),如乘法和加法,這對(duì)于信號(hào)
    的頭像 發(fā)表于 09-24 16:21 ?400次閱讀

    雙核dsp和單核dsp的區(qū)別

    DSP : 擁有兩個(gè)獨(dú)立的處理器核心,能夠并行處理多個(gè)任務(wù)。 主頻通常較高,能夠提供更高的計(jì)算性能,適合處理復(fù)雜且計(jì)算量大的數(shù)字信號(hào)。 能
    的頭像 發(fā)表于 09-24 16:14 ?764次閱讀

    DSP音效處理芯片有什么作用

    DSP音效處理芯片是一種高級(jí)的音頻處理技術(shù),它在音頻設(shè)備中扮演著至關(guān)重要的角色。DSP(Digital Signal Processor)即數(shù)字信號(hào)
    的頭像 發(fā)表于 09-24 16:11 ?724次閱讀

    充電也要算法??jī)?chǔ)能充電芯片中的算法處理器

    或充電設(shè)備中,負(fù)責(zé)實(shí)時(shí)監(jiān)控電池狀態(tài),執(zhí)行充電策略,并調(diào)整充電參數(shù),如電流和電壓。 ? 比如算法處理器可以執(zhí)行復(fù)雜的充電算法,如恒流/恒壓充電、脈沖充電、智能協(xié)商充電等,這些算法能夠根據(jù)
    的頭像 發(fā)表于 07-30 00:07 ?3698次閱讀

    國(guó)產(chǎn)32位高精度低功耗DSP音頻處理芯片-DU561

    DSP是一類嵌入式通用可編程微處理器,主要用于實(shí)現(xiàn)對(duì)信號(hào)的采集、識(shí)別、變換、增強(qiáng)、控制等算法處理,是各類嵌入式系統(tǒng)的“大腦”應(yīng)用十分廣泛。
    的頭像 發(fā)表于 06-20 09:26 ?652次閱讀
    國(guó)產(chǎn)32位高精度低功耗<b class='flag-5'>DSP</b>音頻<b class='flag-5'>處理</b>芯片-DU561

    dsp和嵌入式微處理器的區(qū)別和聯(lián)系 嵌入式微處理器應(yīng)用領(lǐng)域分析

    、性能特點(diǎn)和軟硬件支持等方面存在一些區(qū)別和聯(lián)系。 一、嵌入式微處理器DSP的區(qū)別和聯(lián)系 1.定義和設(shè)計(jì)思路的區(qū)別: 嵌入式微處理器是一種集成了CPU、內(nèi)存、外設(shè)接口等基本組件的微處理器
    的頭像 發(fā)表于 04-21 09:50 ?1614次閱讀

    dsp與單片機(jī),嵌入式微處理器的區(qū)別

    DSP(數(shù)字信號(hào)處理器)、單片機(jī)和嵌入式微處理器是在不同應(yīng)用領(lǐng)域中使用的處理器。盡管它們?cè)谀承┓矫娲嬖谥丿B,但它們?cè)诮Y(jié)構(gòu)、功能和應(yīng)用方面具有一些明顯的區(qū)別。 一、
    的頭像 發(fā)表于 04-21 09:48 ?1547次閱讀

    dsp和嵌入式微處理器的區(qū)別和聯(lián)系

    是一種專門用于數(shù)字信號(hào)處理(Digital Signal Processing)的處理器。數(shù)字信號(hào)處理是一種通過(guò)對(duì)數(shù)字信號(hào)進(jìn)行算法運(yùn)算來(lái)處理
    的頭像 發(fā)表于 04-21 09:35 ?975次閱讀

    dsp和嵌入式微處理器的區(qū)別是什么

    DSP(數(shù)字信號(hào)處理器)和嵌入式微處理器是兩種針對(duì)不同應(yīng)用優(yōu)化的處理器類型。本文將深入探討它們之間的技術(shù)差異、應(yīng)用場(chǎng)景以及它們各自的優(yōu)勢(shì)和局限。
    的頭像 發(fā)表于 04-07 15:11 ?1418次閱讀

    融合MCU與DSP功能以實(shí)現(xiàn)塊和流處理

    許多處理器核心增加了一兩個(gè)乘法指令,就宣稱自己具有DSP功能,其實(shí)它還要有其它專門用于信號(hào)處理處理器。但不是每個(gè)具有DSP功能的
    的頭像 發(fā)表于 01-15 15:15 ?873次閱讀
    融合MCU與<b class='flag-5'>DSP</b>功能以<b class='flag-5'>實(shí)現(xiàn)</b>塊和流<b class='flag-5'>處理</b>
    主站蜘蛛池模板: 果冻传媒2021一二三在线观看| 无码AV毛片色欲欧洲美洲| 与邻居换娶妻子2在线观看| 国产乱码伦人偷精品视频| 区一区二视频免费观看| 99久久国产露脸精品麻豆| 久久久久久亚洲精品影院| 国产成+人欧美+综合在线观看| 欧美成人免费一区二区三区不卡| 中文字幕一区二区视频| 久久久久久久久久久福利观看| 亚洲免费三级电影| 韩国hd高清xxx| 亚洲不卡视频| 国产一区私人高清影院| 掀开奶罩边躁狠狠躁软学生| 国产精品久久久久久久人热| 手机免费毛片| 国产精品免费一区二区三区视频| 十九岁在线观看免费完整版电影 | 国产午夜精品自在自线之la | 在线中文字幕亚洲日韩| 久久操热在线视频精品| 一二三四中文字幕在线看| 极品美女穴| 伊人青青草| 久青草国产在线视频| 2017必看无码作品| 免费在线视频成人| ASIAN大陆明星裸休合成PICS| 欧美性视频xxxxhd| www免费看.男人的天堂| 日韩免费一区| 国产成人啪精视频精东传媒网站| 无码骚夜夜精品| 国产在线一卡二卡| 亚洲一二三产品区别在哪里| 久久兔费黄A级毛片高清| 91夫妻交友论坛| 欧美另类与牲交ZOZOZO| 潮 喷女王cytherea|