在某型雷達(dá)系統(tǒng)中，雷達(dá)發(fā)射機(jī)控制器實(shí)時(shí)監(jiān)控發(fā)射機(jī)各設(shè)備狀態(tài)并采集關(guān)鍵數(shù)據(jù)，發(fā)送給雷達(dá)中心控制計(jì)算機(jī)，并根據(jù)接收到的控制字完成對(duì)發(fā)射機(jī)點(diǎn)頻、調(diào)制方式等功能和狀態(tài)的控制。這就要求在發(fā)射機(jī)控制器與雷達(dá)中心機(jī)之間建立高速、可靠的連接。實(shí)踐中，兩機(jī)間的多節(jié)點(diǎn)數(shù)據(jù)傳輸距離不小于50m，并且發(fā)射機(jī)控制器是由PC/104構(gòu)建的硬件平臺(tái)，工作電壓為+5V;而中心控制計(jì)算機(jī)是基于ADSP21060構(gòu)建的硬件平臺(tái)，工作電壓為+3.3V。在這種前提下，兩機(jī)現(xiàn)有的并口、串口、USB2.0等接口顯然不能滿足要求，其他諸如以太網(wǎng)的實(shí)時(shí)性難以滿足要求，光纖通信通道因多節(jié)點(diǎn)的因素構(gòu)建成本過(guò)高。基于此，本文提出了一種基于雙口RAM、總線接口芯片和差分信號(hào)傳輸?shù)牟⑿锌偩€通信解決方案。

數(shù)據(jù)傳輸系統(tǒng)方案

由于系統(tǒng)要求的傳輸距離長(zhǎng)，需采用差分平衡傳輸技術(shù);對(duì)于+5V與+3.3V的總線接口，采用美國(guó)TI公司總線接口芯片SN74LVTH245A完成混合電壓總線I/O，其中，總線接口芯片的電源電壓為+3.3V;由于差分驅(qū)動(dòng)與接收芯片的傳輸方向是單向的，而系統(tǒng)要求雙向數(shù)據(jù)傳輸，對(duì)16位數(shù)據(jù)總線的高8位和低8位分別進(jìn)行單向驅(qū)動(dòng)與接收;利用本方案所采用的雙口RAM，IDT70V24可分別進(jìn)行高8位和低8位讀寫功能，完成雙向數(shù)據(jù)傳輸。整個(gè)數(shù)據(jù)傳輸系統(tǒng)框圖如圖1所示。

數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)

系統(tǒng)工作原理可表述如下：由于DSP板工作電壓為+3.3V，PC/104板工作電壓為+5V，考慮到長(zhǎng)線傳輸?shù)膲航担瑢㈦p機(jī)共享的雙口RAM放在一塊專用的接口板上，該接口板與DSP板設(shè)計(jì)為板間通信，通信距離不超過(guò)50cm，故DSP板即中心控制計(jì)算機(jī)僅需要普通的總線驅(qū)動(dòng)與隔離就可以完成對(duì)雙口RAM的讀寫訪問(wèn)，數(shù)據(jù)通信速率可達(dá)128Mbit/s。

利用IDT70V24高8位數(shù)據(jù)與低8位數(shù)據(jù)可分別進(jìn)行讀、寫控制的功能特點(diǎn)，將PC/104板即發(fā)射機(jī)控制器的16位數(shù)據(jù)總線設(shè)計(jì)為低8位讀、高8位寫，這樣，PC/104板訪問(wèn)雙口RAM的所有信號(hào)除低8位數(shù)據(jù)線為差分接收外，其它所有如高8位數(shù)據(jù)線、地址線、讀、寫、片選均為差分輸出，所有差分信號(hào)經(jīng)雙絞線傳輸?shù)浇涌诎迳虾螅瑢?duì)應(yīng)進(jìn)行差分接收與驅(qū)動(dòng)，將信號(hào)還原成+5V信號(hào)，所有信號(hào)經(jīng)總線接口芯片SN74LVTH245A完成混合電壓總線I/O， 然后直接與雙口RAM連接，完成對(duì)雙口RAM的訪問(wèn)，數(shù)據(jù)通信速率為64 Mbit/s。

在本設(shè)計(jì)中，對(duì)于雙口RAM的令牌仲裁/SEM、硬件仲裁/BUSY和中斷仲裁/INT，充分利用雙口RAM高、低8位讀寫功能，中心控制計(jì)算機(jī)寫雙口RAM低8位，讀高8位，發(fā)射機(jī)控制器寫雙口RAM高8位，讀低8位，有效避免了雙機(jī)訪問(wèn)雙口RAM的讀寫沖突，使得接口邏輯更為簡(jiǎn)單、成本更低。發(fā)射機(jī)控制器訪問(wèn)雙口RAM的邏輯框圖如圖2所示。

解決的關(guān)鍵問(wèn)題

設(shè)計(jì)使用差分平衡傳輸技術(shù)，解決了并行通信信號(hào)的多節(jié)點(diǎn)、長(zhǎng)距離傳輸問(wèn)題。工程實(shí)踐中，通信距離為50m，節(jié)點(diǎn)6個(gè)，在實(shí)際設(shè)計(jì)中，應(yīng)注意以下幾個(gè)方面的問(wèn)題。

首先，理論和實(shí)踐均證明差分信號(hào)對(duì)使用雙絞線進(jìn)行傳輸性能最佳，使用屏蔽雙絞線可大大提高傳輸系統(tǒng)抗電磁干擾的能力。

其次，差分信號(hào)的印制板布線是整個(gè)設(shè)計(jì)的難點(diǎn)，實(shí)際布線應(yīng)盡量遵循下列原則：差分信號(hào)對(duì)應(yīng)盡量短、走直線，切記差分對(duì)內(nèi)的線間距保持一致;差分信號(hào)對(duì)一定保持同層布線;兩組差分信號(hào)對(duì)之間的間距最好能達(dá)到差分對(duì)間距的10倍，條件限制的情況下，在差分對(duì)與差分對(duì)之間放置接地過(guò)孔可有效減少線間串?dāng)_。

最后，差分傳輸需要在接收端進(jìn)行阻抗匹配，匹配阻抗值等于差分阻抗，其典型值為100Ω，但在設(shè)計(jì)實(shí)踐中，匹配電阻應(yīng)設(shè)計(jì)為容易調(diào)整的形式，具體的阻抗值應(yīng)根據(jù)傳輸路徑的長(zhǎng)短和具體的電磁干擾環(huán)境進(jìn)行配置。

基于以上所述，充分利用本設(shè)計(jì)使用的雙口RAM功能特點(diǎn)，A機(jī)讀低8位，則B機(jī)寫低8位，A機(jī)寫高8位，則B機(jī)讀高8位，不僅使雙工的并行通信得到實(shí)現(xiàn)，而且從根本上解決了雙機(jī)共享雙口RAM的讀、寫沖突問(wèn)題和兩側(cè)CPU在工作不穩(wěn)定時(shí)的誤操作等問(wèn)題。從而使得本方案的交叉事務(wù)處理設(shè)計(jì)變得相當(dāng)簡(jiǎn)單，令牌仲裁/SEM、硬件仲裁/BUSY和中斷仲裁/INT僅需要懸空或上拉即可，減少了設(shè)計(jì)成本。

總線接口芯片SN74LVTH245A是TI公司專為+5V與+3.3V混合電壓系統(tǒng)設(shè)計(jì)的總線接口芯片，該芯片采用+3.3V供電電源，可驅(qū)動(dòng)TTL電路且不需要任何外圍接口電路，使得混合電壓接口電路設(shè)計(jì)變得簡(jiǎn)單。

結(jié)語(yǔ)

本文實(shí)現(xiàn)的長(zhǎng)距離數(shù)據(jù)傳輸系統(tǒng)，已成功應(yīng)用于某型相控陣?yán)走_(dá)中心控制計(jì)算機(jī)與發(fā)射機(jī)控制器之間的雙工并行通信，通信距離大于50m，數(shù)據(jù)通信速率最高可達(dá)128 Mbit/s。該傳輸系統(tǒng)工作穩(wěn)定、數(shù)據(jù)通信可靠，設(shè)計(jì)成本低，為大型電子系統(tǒng)設(shè)備間通信提供了一種性價(jià)比較高的解決方案。

責(zé)任編輯：gt