色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DSP48的演變史

FPGA技術(shù)驛站 ? 來源:Lauren的FPGA ? 作者:Lauren ? 2020-10-30 17:16 ? 次閱讀

DSP48最早出現(xiàn)在XilinxVirtex-4 FPGA中,但就乘法器而言,Virtex-II和Virtex-II Pro中就已經(jīng)有了專用的18x18的乘法器,不過DSP48可不只是乘法器,其功能更加多樣化。DSP48基本結(jié)構(gòu)如下圖所示(圖片來源:ug073, Figure 2-1)。DSP48中的核心單元是18x18的乘法器。從圖中不難看出,DSP48可實(shí)現(xiàn)基本數(shù)學(xué)函數(shù)P=Z±(X+Y+CIN)。這里X、Y和Z是圖中3個(gè)MUX的輸出。根據(jù)圖中MUX的輸入,上述數(shù)學(xué)函數(shù)可以變?yōu)镻=A*B+C或P=A*B+PCIN,后者需用級(jí)聯(lián)DSP48。因?yàn)镻CIN和PCOUT是專用走線相連。同時(shí),與Virtex-II不同,Virtex-II中,相鄰的DSP48和Block RAM共享互連資源,而在Virtex-4中,DSP48和Block RAM有獨(dú)立的布線資源。

此外,從資源角度看,Virtex-4SX55包含的DSP48最多,一共8列512個(gè)DSP48,在全流水模式下,可運(yùn)行到的最高頻率為500MHz。

在Virtex-5中,引入了增強(qiáng)型DSP48,稱之為DSP48E,其基本結(jié)構(gòu)如下圖所示(圖片來源ug193, Figure 1-1)。這種增強(qiáng)體現(xiàn)在以下幾點(diǎn):乘法器變?yōu)?5x18;A端口變?yōu)?0位,其中低25位可用于乘法器的輸入,A和B可拼接為48位,從而可實(shí)現(xiàn){A,B}+C(兩個(gè)48位數(shù)據(jù)相加);乘法器之后不再是簡單的累加器,而是功能更為多樣的ALU(算術(shù)邏輯單元),可實(shí)現(xiàn)算術(shù)運(yùn)算和邏輯運(yùn)算。這里特別介紹一下ALU,ALU支持SIMD功能(Single InstructionMultiple Data),使得ALU可配置為2個(gè)24位的加法器或者4個(gè)12位的加法器。從資源角度看,Virtex-5 SX240T包含的DSP48E最多,共1056個(gè),在全流水模式下,可運(yùn)行到的最高頻率為550MHz。

在Virtex-6和7系列FPGA中,DSP48E功能進(jìn)一步增強(qiáng),稱之為DSP48E1,其基本結(jié)構(gòu)如下圖所示(圖片來源ug369, Figure 1-1)。最顯著的變化是在DSP48E中添加了預(yù)加器(可實(shí)現(xiàn)25位的加法運(yùn)算),這對(duì)于系數(shù)對(duì)稱的濾波器而言非常有利,可將乘法器資源減半。

在UltraScale和UltraScale Plus系列FPGA中,引入了DSP48E2,其基本結(jié)構(gòu)如下圖所示(圖片來源ug579,Figure 2-1)。相比于DSP48E1,其中的乘法器變?yōu)?7x18,端口D的位寬也由25位變?yōu)?7位,這樣預(yù)加器可支持27位的加法運(yùn)算。預(yù)加器的輸出可同時(shí)送給乘法器的兩個(gè)輸入端口,從而很容易實(shí)現(xiàn)平方運(yùn)算。同時(shí),增加了一個(gè)MUX,對(duì)應(yīng)圖中的W。ALU可實(shí)現(xiàn)Z+W+X+Y。

對(duì)比DSP48、DSP48E、DSP48E1和DSP48E2,如下表所示。

Tcl之$$a 80%的概率...... AI Engine到底是什么?

ACAP不可不知的幾個(gè)基本概念

嵌套的for循環(huán),到底對(duì)哪個(gè)執(zhí)行pipeline更好

HLS中循環(huán)的并行性(2)

HLS中循環(huán)的并行性(1)

HLS優(yōu)化方法DATAFLOW你用了嗎

HLS中如何控制流水程度

Vivado HLS學(xué)習(xí)資料有哪些

如何查看可綜合C代碼的中間結(jié)果

如何在C代碼中插入移位寄存器

HLS IP Library? HLS Math Library:csim ?C/RTL co-sim(2) HLS Math Library:csim ?C/RTL co-sim(1) 用Tcl實(shí)現(xiàn)Vivado設(shè)計(jì)全流程(1) 借助Elaborated Design優(yōu)化RTL代碼 (a-b)^2如何高效實(shí)現(xiàn)? 如何快速找到組合邏輯生成的時(shí)鐘 并行加法的高效實(shí)現(xiàn) 加法樹還是加法鏈?

兩個(gè)數(shù)相加,三個(gè)數(shù)相加有什么不同

加法運(yùn)算很簡單? AXI-4 Lite與AXI-4 Memory Mapped有什么區(qū)別? 深入理解AXI-4 Memory Mapped 接口協(xié)議 AXI是Interface還是Bus? 如何閱讀時(shí)序報(bào)告 時(shí)序報(bào)告要看哪些指標(biāo) 如何使set_max_delay不被覆蓋 一些小巧的IP IP是用DCP還是XCI? 如果使用第三方綜合工具,Xilinx IP… IP生成文件知多少 IP的約束需要處理嗎? IP為什么被Locked? copy_ip你用過嗎? IP是XCI還是XCIX 如何降低OSERDES/CLK和CLKDIV的Clock Skew 如何獲取Device DNA 談?wù)勗O(shè)計(jì)復(fù)用 過約束到底怎么做 時(shí)序收斂之Baseline 什么情況下要用OOC綜合方式 異步跨時(shí)鐘域電路該怎么約束 如何復(fù)用關(guān)鍵路徑的布局布線信息 Vivado學(xué)習(xí)資料有哪些? 異步跨時(shí)鐘域電路怎么設(shè)計(jì) ECO都有哪些應(yīng)用 FPGA中的CLOCK REGION和SLR是什么含義 FPGA中的BEL, SITE, TILE是什么含義 約束文件有哪些 如何高效復(fù)用Block的位置信息? 如何復(fù)用關(guān)鍵寄存器的位置信息 部分可重配置都生成哪些.bit文件 VIO你用對(duì)了嗎 Device視圖下能看到什么 Schematic視圖下能看到什么 都是pin,有什么區(qū)別 都是net,有什么區(qū)別 如何快速查找目標(biāo)cell 學(xué)習(xí)筆記:深度學(xué)習(xí)與INT8 學(xué)習(xí)筆記:多層感知器 學(xué)習(xí)筆記:單層感知器的局限性 學(xué)習(xí)筆記:單層感知器基礎(chǔ)知識(shí) 學(xué)習(xí)筆記:神經(jīng)網(wǎng)絡(luò)學(xué)習(xí)算法 學(xué)習(xí)筆記:神經(jīng)網(wǎng)絡(luò)模型 學(xué)習(xí)筆記:ReLU的各種變形函數(shù) 學(xué)習(xí)筆記:神經(jīng)元模型(2) 學(xué)習(xí)筆記:神經(jīng)元模型(1) 學(xué)習(xí)筆記:深度學(xué)習(xí)之“深” 學(xué)習(xí)筆記:深度學(xué)習(xí)之“學(xué)習(xí)” 學(xué)習(xí)筆記:人工智能機(jī)器學(xué)習(xí)和深度學(xué)習(xí) 2019文章匯總

責(zé)任編輯:xj

原文標(biāo)題:DSP48演變史

文章出處:【微信公眾號(hào):Lauren的FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    553

    文章

    7998

    瀏覽量

    348848
  • Xilinx
    +關(guān)注

    關(guān)注

    71

    文章

    2167

    瀏覽量

    121367
  • FGPA
    +關(guān)注

    關(guān)注

    1

    文章

    24

    瀏覽量

    16015

原文標(biāo)題:DSP48演變史

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    施耐德旁路軟起動(dòng)ATS48用戶手冊(cè)

    施耐德旁路軟起動(dòng)ATS48用戶手冊(cè)
    發(fā)表于 10-18 09:49 ?0次下載

    雙核dsp和單核dsp的區(qū)別

    雙核DSP(Digital Signal Processor,數(shù)字信號(hào)處理器)與單核DSP在多個(gè)方面存在顯著差異,這些差異主要體現(xiàn)在處理能力、任務(wù)分配、資源利用以及適用場景等方面。 一、處理能力 雙
    的頭像 發(fā)表于 09-24 16:14 ?779次閱讀

    48芯室外光纜 gyta-48b1.3是什么線

    48芯室外光纜GYTA-48B1.3是一種高性能的通信光纜,主要用于長途通信、局間通信、骨干網(wǎng)、城域網(wǎng)、接入網(wǎng)、CATV和計(jì)算機(jī)傳輸系統(tǒng)等場景。以下是對(duì)該光纜的詳細(xì)解析: 一、光纜概述
    的頭像 發(fā)表于 08-20 10:08 ?1279次閱讀

    簡述半導(dǎo)體材料的發(fā)展

    半導(dǎo)體材料的發(fā)展是一段漫長而輝煌的歷程,它深刻地影響了現(xiàn)代信息社會(huì)的發(fā)展軌跡。從最初的發(fā)現(xiàn)到如今的廣泛應(yīng)用,半導(dǎo)體材料經(jīng)歷了從第一代到第三代的演變,每一次進(jìn)步都帶來了技術(shù)上的巨大飛躍。
    的頭像 發(fā)表于 08-15 16:03 ?1494次閱讀

    48芯光纜終端盒 48芯光纖配線架 使用環(huán)境要求

    48芯光纜終端盒(48芯光纖配線架)使用環(huán)境要求 48芯光纜終端盒使用環(huán)境要求: 光纜終端盒不適合于露天使用,如要使用,應(yīng)采取保護(hù)措施。如需特殊規(guī)格可根據(jù)客戶要求定做。 工作溫度:-25
    的頭像 發(fā)表于 07-30 17:11 ?372次閱讀
    <b class='flag-5'>48</b>芯光纜終端盒 <b class='flag-5'>48</b>芯光纖配線架 使用環(huán)境要求

    DC48V EMC設(shè)計(jì)標(biāo)準(zhǔn)電路

    DC48V EMC設(shè)計(jì)標(biāo)準(zhǔn)電路
    發(fā)表于 07-26 11:39 ?10次下載

    Vivado 使用Simulink設(shè)計(jì)FIR濾波器

    為30.72MHz的15階8M低通濾波器。File – Export 將設(shè)計(jì)好的濾波器系數(shù)Num導(dǎo)出到Workspace。 2.系數(shù)處理 由于系數(shù)都是小數(shù),需要重新量化,以充分利用dsp48的精度
    發(fā)表于 04-17 17:29

    特斯拉Cybertruck的48V電池系統(tǒng)技術(shù)

    特斯拉Cybertruck是一款正在意義48V純電車型,特斯拉不僅在Cybertruck上采用48V,包括model y ,Semi等都采用48V,比較有意思的是,特拉斯為了教同行如何使用48
    發(fā)表于 03-29 10:13 ?1848次閱讀
    特斯拉Cybertruck的<b class='flag-5'>48</b>V電池系統(tǒng)技術(shù)

    交換機(jī)芯片架構(gòu)的演變

    交換機(jī)芯片架構(gòu)的演變是隨著網(wǎng)絡(luò)技術(shù)的發(fā)展和數(shù)據(jù)處理需求的增長而逐步推進(jìn)的。
    的頭像 發(fā)表于 03-26 15:03 ?769次閱讀

    想聽聽48和大對(duì)數(shù)光纜的排序?

    48芯光纜和大對(duì)數(shù)光纜都是光纜中的一種,它們的區(qū)別在于芯數(shù)不同。48芯光纜指的是光纜中包含48根光纖,而大對(duì)數(shù)光纜則是指光纜中芯數(shù)超過了48芯。 在實(shí)際的光纜應(yīng)用中,不同芯數(shù)的光纜需要
    的頭像 發(fā)表于 03-12 10:44 ?614次閱讀

    電阻柜的發(fā)展

    電阻柜發(fā)展
    的頭像 發(fā)表于 03-08 15:22 ?442次閱讀

    Versal FPGA中的浮點(diǎn)計(jì)算單元DSPFP32介紹

    Versal FPGA中最新的DSP原語DSP58,它在最新的DSP48版本上已經(jīng)有了許多改進(jìn),主要是從27x18有符號(hào)乘法器和48位后加法器增加到了27x24和58位。
    的頭像 發(fā)表于 02-22 09:22 ?1430次閱讀
    Versal FPGA中的浮點(diǎn)計(jì)算單元DSPFP32介紹

    dsp是什么意思 dsp功放對(duì)音質(zhì)到底有沒有提升

    DSP代表數(shù)字信號(hào)處理(Digital Signal Processing),它是一種用于處理和解析數(shù)字信號(hào)的技術(shù)。DSP功放則是數(shù)字信號(hào)處理功放的簡稱,它結(jié)合了數(shù)字信號(hào)處理和功率放大器的功能,能夠
    的頭像 發(fā)表于 02-04 17:09 ?1.9w次閱讀

    dsp芯片和arm芯片區(qū)別 dsp的應(yīng)用領(lǐng)域

    DSP芯片和ARM芯片都是常見的處理器芯片,但它們?cè)趹?yīng)用領(lǐng)域和架構(gòu)設(shè)計(jì)上有著明顯的差別。下面將詳細(xì)介紹DSP芯片和ARM芯片的區(qū)別,并重點(diǎn)介紹DSP芯片的應(yīng)用領(lǐng)域。 一、DSP芯片和A
    的頭像 發(fā)表于 02-01 10:17 ?6435次閱讀

    dsp是什么意思 dsp怎么調(diào)音質(zhì)最好

    DSP是數(shù)字信號(hào)處理的簡稱,是通過電子設(shè)備對(duì)音頻信號(hào)進(jìn)行處理和優(yōu)化的技術(shù)。DSP可以對(duì)音頻信號(hào)進(jìn)行各種濾波、降噪、增強(qiáng)、混響、均衡等處理,從而改善音質(zhì)或滿足特定的音頻需求。 要調(diào)整DSP以獲得最佳
    的頭像 發(fā)表于 01-31 14:08 ?1.2w次閱讀
    主站蜘蛛池模板: 久久91精品国产91久| 正在播放黑人杂交派对卧槽| 国产精品日本一区二区在线播放| 轻轻cao| WRITEAS塞红酒瓶| 欧美怡红院视频一区二区三区| jyzzjyzzz视频国产在线观看| 热九九99香蕉精品品| 高h肉文np| 午夜啪啪免费视频| 国产亚洲精品久久久无码狼牙套 | 鬼灭之刃花街篇免费樱花动漫| 日韩精品特黄毛片免费看| 古风H啪肉NP文| 亚州日韩精品AV片无码中文| 好男人好资源在线播放| 有人在线观看的视频吗免费 | 亚洲高清视频一区| 饥渴的护士自慰被发现| 在线观看免费av网| 美女直播喷水| 秋霞午夜鲁丝片午夜精品久| 成人性生交大片| 午夜无码片在线观看影院| 娇妻归来在线观看免费完整版电影 | 国产性色AV内射白浆肛交后入| 亚洲精品一二三区-久久| 久久天天婷婷五月俺也去| 97久久伊人精品影院| 日本美女搞基视频| 国产免费怕怕免费视频观看| 野花视频在线观看免费| 噜噜噜狠狠夜夜躁精品| wwwzzz日本| 性欧美videofree中文字幕| 久久99国产综合精品AV蜜桃| 99热久久久无码国产精品性麻豆| 日本美女搞基视频| 国产一卡2卡3卡4卡孕妇网站 | 2021国产在线视频| 日本高清不卡码无码v亚洲|