本應用筆記討論了測試每個設計（特別是嵌入式系統）質量的最常見事物。它包括常見的錯誤源以及其他會影響或降低信號質量的因素。還介紹了實現良好數據測量應遵循的技術和程序。更重要的是，它可作為用戶使用RIGOL的高效混合信號示波器集合應對嵌入式設計挑戰的一種指南。

嵌入式設計，尤其是利用低速串行信號的設計工作，是數字電子設計發展最快的領域之一。大量消費和工業電子產品中的模塊，FPGA和處理器之間進行通信的需求正以驚人的速度增長。定制的通信協議和總線的使用對于設計效率和上市時間至關重要，但是存在有時難以分析和調試的風險。在嵌入式應用程序中使用低速串行數據時，最常見的問題來源和類型包括時序，噪聲，信號質量和數據。我們將推薦現代示波器中可用的調試技巧和功能，這些功能將使調試這些復雜的系統變得更快，更容易。

錯誤時間類型

時序對于任何串行數據系統都是至關重要的，但是要找到與組件，傳輸長度，處理時間和其他變量相關的系統時序限制可能會很困難。讓我們從一個簡單的16位DAC電路開始。首先，請確保您了解所使用協議的數據和時序規范。它是否在時鐘沿對數據采樣？當我們仍然期望好的數據時，時鐘和數據能相差多遠？換句話說：我們是否定義了時鐘同步錯誤預算？一旦了解了這些時序要求，便可以通過實驗驗證Tx和Rx硬件子系統。現在我們可以分析系統級時序延遲和轉換的整體精度，因為我們可以以時間相關的方式直接測量邏輯和模擬通道。

上面顯示的是一個簡單的示例，該示例測量通道2（藍色）上的某個位，該位驅動DAC輸出，從而在通道1（黃色）上產生正弦波。利用并行總線解碼（圖1），我們可以快速了解這條單線的過渡情況。但這并不能為我們提供所需的全部信息，因為DAC正在利用許多數據線來設置其輸出電平。

獲取更完整的數據需要使用不同的方法。讓我們將所有DAC線（圖2）移到MSO的數字輸入上。現在我們可以看到數字線路如何與DAC輸出真正協調。

為了進一步研究，我們可以簡化解碼以顯示十六進制值（圖3）并放大，以便我們可以查看解碼后的數據。另外，如果我們想以圖形方式查看總線中的更改，我們可以在Logic Analyzer總線菜單中使用一個稱為plot的函數（圖4）。

這樣可以圖形化地顯示位模式，以便于進行直觀的分析。這是與DAC和A2D一起使用的完美選擇，因為如果編碼或解碼方案出現問題，您可以立即獲得反饋。

噪聲

正確的串行數據測量中最常見的問題之一是系統噪聲的處理。這些測量中的噪聲可能來自多種來源，包括接地不良，帶寬問題，串擾，電磁干擾（EMI）問題。有時問題出在設備上，但是改進的探測和測量技術也可以顯著改善結果，而無需更換被測設備。好的第一步始終是確保我們使用的是最佳測量方法。

我們按照從易到難的順序解決了這些問題。首先，我們可以看一下我們的探針連接。通常，我們會使用連接在探頭上的鱷魚夾接地帶進行接地。假設我們做得正確，但仍然有問題，我們可能需要改用接地彈簧。接地彈簧連接的位置更靠近探頭尖端，并顯著減小了連接的回路面積。這可以顯著改善噪聲和信號質量（圖5），特別是對于高速信號或對電容或耦合電壓敏感的信號。對于這些類型的測量，所有Rigol探頭均配有標準接地帶和接地彈簧。

如果仍然存在接地噪聲問題，請嘗試將設備與地面隔離。示波器最好通過插頭接地到AC電源接地。如果被測設備或系統的其余部分可以與地隔離，則可以消除接地環路。如果仍然存在接地噪聲問題，則可以考慮使用諸如RP1100D之類的差分探頭（圖6），該探頭可以在不參考示波器接地的情況下進行測量。

差分測量可能是清楚查看某些低速串行數據（例如LVDS總線）的唯一方法。這樣的總線會故意移動參考線以最大程度地增加帶寬并增加通信距離，但可能需要真正的差分探測或使用示波器的多個通道一起才能正確查看信號。Rigol有幾種不同的探頭類型可用于這些測量，包括RP1000D系列差分探頭（通常用于高壓浮動應用和RP7150 1.5 GHz差分探頭（圖7）或高速數據應用）。

訊號品質

監視和提高低速串行信號的質量是調試過程的關鍵部分。即使不存在噪聲，阻抗不匹配，帶寬和負載錯誤等問題也會影響信號質量。既然我們正在仔細研究這些信號的確切性質，那么重要的是驗證我們使用示波器進行這些測試的方式。對于信號質量測試，我們將使用模擬通道，因為它們可以最好地查看信號中實際發生的情況，但是我們仍將進行一些解碼。這需要一些額外的考慮。為了清楚地看到數據轉換，我們絕對應該使用盡可能高的采樣率。由于我們需要可視化高頻分量，因此應將數字總線比特率的5倍采樣視為最小值。以10倍的比特率進行采樣應該可以使我們看到任何問題。但是，當我們解碼信號時，示波器可能會使用全部存儲器數據的子集來處理解碼分析。

這一點很重要，因為您不必一定要以太高的速率完成解碼。當使用更標稱的接收器解碼數據時，這可能掩蓋您會發現的問題。在Rigol示波器上，解碼是在整個采集中散布的1 Mpts內存上完成的。通過設置存儲深度和每格劃分的時間，用戶可以確定他們是希望直接從模擬點還是從子集進行解碼。以10倍的比特率進行采樣應該可以使我們看到任何問題。但是，當我們解碼信號時，示波器可能會使用全部存儲器數據的子集來處理解碼分析。

這一點很重要，因為您不必一定要以太高的速率完成解碼。當使用更標稱的接收器解碼數據時，這可能掩蓋您會發現的問題。在Rigol示波器上，解碼是在整個采集中散布的1 Mpts內存上完成的。通過設置存儲深度和每格劃分的時間，用戶可以確定他們是希望直接從模擬點還是從子集進行解碼。以10倍的比特率進行采樣應該可以使我們看到任何問題。但是，當我們解碼信號時，示波器可能會使用全部存儲器數據的子集來處理解碼分析。這一點很重要，因為您不必一定要以太高的速率完成解碼。

當使用更標稱的接收器解碼數據時，這可能掩蓋您會發現的問題。在Rigol示波器上，解碼是在整個采集中散布的1 Mpts內存上完成的。通過設置存儲深度和每格劃分的時間，用戶可以確定他們是希望直接從模擬點還是從子集進行解碼。當使用更標稱的接收器解碼數據時，這可能掩蓋您會發現的問題。在Rigol示波器上，解碼是在整個采集中散布的1 Mpts內存上完成的。通過設置存儲深度和每格劃分的時間，用戶可以確定他們是希望直接從模擬點還是從子集進行解碼。當使用更標稱的接收器解碼數據時，這可能掩蓋您會發現的問題。在Rigol示波器上，解碼是在整個采集中散布的1 Mpts內存上完成的。通過設置存儲深度和每格劃分的時間，用戶可以確定他們是希望直接從模擬點還是從子集進行解碼。

數據

任何低速串行應用程序的關鍵是能夠快速，輕松地查看正在傳輸的數據。這意味著增加了在示波器上執行嵌入式解碼的功能。解碼會同時影響示波器的觸發和顯示。它將解碼的總線顯示添加到儀器的屏幕。您可以將值解碼為ASCII或十六進制，八進制或二進制數據，具體取決于您要查看的內容。現在，您還可以觸發這些值，以確保您正在查看最感興趣的數據包。

尋找

適當的過采樣和帶寬的關鍵

如上所述，正確的采樣對于進行正確的測量以及完全調試低速串行接口至關重要。模擬信號的一個好的經驗法則是您要測量的信號帶寬的5倍。這樣可以將您的上升時間誤差限制在2％左右。要查看有關高頻信號分量的最佳細節，請設置您的示波器以使采樣率也達到5-10倍。當使用數字信號時，這意味著以一位寬度采樣5次。在數字線路上進行采樣或用于解碼時，過采樣的重要性不那么重要，但請設置測量設備，使其與最終使用的LSS接收器相似。這使您有最大的機會專注于可能會導致問題的實質性錯誤。

接地，噪聲和差分信號

正確探測和理解差分參考信號與接地參考信號的使用對于調試很重要。如果您的數據線未接地，請確保了解接地環路和接地耦合噪聲對測量的影響。使用適當的探頭技術和示波器上的高級降噪功能來限制噪聲源。如有必要，將差分探頭添加到您的測量系統中以提高

測量質量。

如何最好地查看低速串行信號

有很多方法可以在現代示波器上分析，查看和評估LSS總線活動。最佳方法因要查看噪聲，速度或同步的單個位轉換而有所不同。是否要查看完整的數據包；或者您想比較較長時間段內的數據包和數據包時序。確保您的基準測試工具可以讓您看到所需的一切，并熟悉縮放，記錄模式，事件表，深度內存和自動測量等功能，以及在考慮測試計劃時它們如何相互作用以及如何在它們之間進行最佳轉換。理想情況下，示波器使您能夠查看所需的所有結果并快速切換模式以獲取更多信息。

結束語

數字數據的嵌入式設計和調試是廣泛的消費和工業應用中不斷增長的測試要求。擁有正確的混合信號示波器可以使查看，分析和解決包括時序，噪聲，信號質量和數據在內的問題變得更加容易和快捷。這提高了工程效率和上市時間。Rigol的支持UltraVision的示波器系列包括從70到500 MHz的混合信號選項，以及此處討論的方法和測量的標準或可選功能，是功能強大的臺式儀器，以前所未有的價值提供了不折不扣的性能。

編輯：hfy