色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

等長對我們信號質量有什么影響?

454398 ? 來源:一博科技 ? 作者:陳德恒 ? 2021-04-13 10:00 ? 次閱讀

讓我們來看看等長對我們信號質量的影響。

眾所周知,SERDES信號都是由差分傳輸的,也就是說,兩根信號線同時傳輸兩個大小相等,方向相反的信號,接收端接收到的信號由兩線相減得來。當兩根線完全等長的時候,我們看到的波形應該是這樣子的:

pIYBAGB0-syAB9LiAAE43xulMAM169.png

兩次經過零軸的時間差為5ns,剛好是信號的一個UI。

當兩線不等長的時候,我們看到的波形是這個樣子的:

dcserdes-2.jpg

上升沿明顯變緩有木有。再將兩個對比看看:

dcserdes-3.jpg

圖中,藍色的是N與P不等長的信號,可以看到,當兩線不等長的時候,差分信號的能量明顯變弱了,那多的能量去哪里了呢?

差分對之中除了差模能量之外還有共模能量,差模是N與P之間相減,共模是N與P之間相加。能量總是守恒的,多的能量變成了共模能量繼續存在,圖片:

dcserdes-4.jpg

如果兩線的長度相差再大一些,我們接收端接收到的信號將會變成這樣:

dcserdes-5.jpg

可以看到,兩次經過零軸的時間由之前的5ns變成了4.8ns。或者說,N與P的長度差,引起了0.04UI的抖動。這時候,串行的Clock recovery該花點心思才能將其時鐘解出來了。而且在進行時鐘與數據對位的時候,是對在0V這個階梯的左邊還是對在右邊呢?這又會引起時序問題的出現。

編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 波形
    +關注

    關注

    3

    文章

    379

    瀏覽量

    31544
  • SerDes
    +關注

    關注

    6

    文章

    198

    瀏覽量

    34907
  • 等長
    +關注

    關注

    0

    文章

    4

    瀏覽量

    7541
收藏 人收藏

    評論

    相關推薦

    pcb設計中常見的走線等長要求是什么

    我們俗稱的 PCB 信號等長處理。等長的目標是為了滿足同組信號的時序匹配要求。 2、等長范圍應嚴
    的頭像 發表于 07-27 07:40 ?3572次閱讀
    pcb設計中常見的走線<b class='flag-5'>等長</b>要求是什么

    PCB設計規則——等長 的體會

    等長是PCB設計的時候經常遇到的問題。存儲芯片總線要等長,差分信號等長。什么時候需要做等長等長
    發表于 12-01 11:00

    Altium designer 等長布線

    “就會造成阻抗不匹配,相同時序要求的”信號“造成時序不一樣彼此之間延時,就算是皮秒級的信號延時都能造成嚴重錯誤。所以學會等長布線尤為重要
    發表于 03-09 09:54

    一個等時不等長的DDR

    高速先生原創文 | 劉為霞關于DDR的設計,經歷過無數項目歷練的攻城獅們,肯定是很得心應手的。對于信號質量方面的改善,相信大家應該已經自己的獨門技巧了。同組同層,容性負載補償,加上拉電阻等等,總有
    發表于 06-20 09:06

    Altium Designer如何繞等長

    本帖最后由 山文豐 于 2020-7-14 14:32 編輯 1、為什么要等長等長的重要性。在 PCB 設計中,等長走線主要是針對一些高速的并行總線來講的。由于這類并行總線往往
    發表于 07-14 14:30

    用allegro使二條時鐘線等長的設計置

    為了使二個SDRAM的時鐘線等長,設置等長的方法很多,在這里我們只為了二條時鐘線等長來學習如何通過設置約束規則然后通
    發表于 06-21 11:57 ?1534次閱讀
    用allegro使二條時鐘線<b class='flag-5'>等長</b>的設計置

    allegro_差分線等長設置

    allegro_差分線等長設置,需要的下來看看
    發表于 02-22 16:15 ?62次下載

    一種頻率估計的倍頻等長信號加權融合算法

    鑒于倍頻等長信號具有重要研究價值,而其現有頻率估計方法存在嚴重不足,提出一種新型加權融合算法。首先,根據倍頻等長信號間頻率的倍數生成倍頻修正矩陣,對倍頻等長信號頻譜進行同頻化處理,使之達到同頻
    發表于 03-05 11:48 ?49次下載

    Allegro中關于繞等長的自動功能

    了單線的自動等長,那就肯定不會放過板上隨處可見的差分了,看大招——Auto-interactive Phase Tune。現在板子的速率越來越高,板上的差分線也就跟著越來越多,對內等長的工作量自然就加大了。但是自從
    的頭像 發表于 10-19 15:33 ?2.8w次閱讀

    等長的命令和技巧

    上述并行總線等長布線的概念。但因為這些串行信號都采用差分信號,為了保證差分信號信號質量,對差分
    的頭像 發表于 11-29 15:34 ?5314次閱讀

    三個步驟,PCB設計信號等長分析

    但是我們做設計時有時發現DDR器件等長沒有做,其成品也可正常運行,并沒產生影響,原因一般是系統軟件對此信號做了延時處理,軟件上做了時序控制。對于帶狀線來說,每1ps延時對應的走線長度是6mil左右,所以一般
    的頭像 發表于 03-19 17:30 ?1.1w次閱讀

    PCB設計做等長走線的目的是什么

    在PCB設計中,等長走線主要是針對一些高速的并行總線來講的。 由于這類并行總線往往多根數據信號基于同一個時鐘采樣,每個時鐘周期可能要采樣兩次(DDRSDRAM)甚至4次,而隨著芯片運行頻率的提高
    的頭像 發表于 10-24 09:29 ?9613次閱讀

    關于一個一個等時不等長的DDR設計

    關于DDR的設計,經歷過無數項目歷練的攻城獅們,肯定是很得心應手的。對于信號質量方面的改善,相信大家應該已經自己的獨門技巧了。同組同層,容性負載補償,加上拉電阻等等,總有一款適合你的DDR。但是
    的頭像 發表于 03-26 11:57 ?2534次閱讀

    PCB設計中如何實現等長走線

    在 PCB 設計中,等長走線主要是針對一些高速的并行總線來講的。由于這類并行總線往往多根數據信號基于同一個時鐘采樣,每個時鐘周期可能要采樣兩次(DDR SDRAM)甚至 4 次,而隨著芯片運行
    的頭像 發表于 11-22 11:54 ?2w次閱讀

    差分信號等長及阻抗匹配

    在高速PCB中,為實現差分信號等長,且差分對每條線阻抗連續,有時候我們需要對單差分對做特殊調整。 對它的繞線進行補償,但是這種補償,需要依據仿真分析結果對差分對進行調整,仿真結果提供給PCB設計師做
    的頭像 發表于 03-06 16:44 ?1923次閱讀
    主站蜘蛛池模板: 樱花草在线观看影院| 高h超辣bl文| 老人洗澡自拍xxx互摸| 亚洲精品一二三区-久久| 国产乱人伦AV麻豆网| 日本最新在线不卡免费视频| 在线视频网站www色| 精品高潮呻吟99AV无码视频| 污污内射在线观看一区二区少妇 | 噜噜噜狠狠夜夜躁| 永久免费毛片| 久久才是精品亚洲国产| 亚洲精品成人a在线观看| 国产乱码卡二卡三卡4W| 日日夜夜操操操| 国产AV高清怡春院| 玩50岁四川熟女大白屁股直播| 大香交伊人| 四虎免费影院| 国产欧美一本道无码| 亚洲国产成人在线视频| 国产在线精品亚洲第一区| 亚洲欧美中文在线一区| 久久国产精品免费网站| 95国产欧洲精华液| 日本黄 色大片全| 国产成人免费全部网站 | 在线观看视频中文字幕| 免费果冻传媒2021在线观看| caoporm国产精品视频免费| 日本一卡2卡3卡四卡精品网站| 国产高清国内精品福利色噜噜| 亚洲不卡视频在线观看| 久久婷婷五月免费综合色啪| chinese学生gv video| 四虎永久在线精品免费A| 韩国电影real在线观看完整版| 中文有码中文字幕免费视频| 欧美日韩视频一区二区三区| 国产午夜精品久久理论片| 97久久超碰中文字幕|