1 短波動態頻譜接入系統硬件設計

短波動態頻譜接入系統的硬件組成部分主要包括：TMS320VC5502 數字信號處理器、音頻信號處理模塊以及外部存儲器等部分。

TMS320VC5502 是信號處理部分的核心，主要負責對音頻信號處理模塊送來的數據進行頻譜分析;TLV320AIC10 音頻處理模塊主要完成對輸入模擬信號的濾波和A/ D 轉換工作; SST39LF800A 作為程序存儲器，存放DSP 的引導程序; SDRAM 作為外部存儲空間的擴展，存放處理的數據; DSP 與各外設的聯絡由XC2C128VQ100 來完成; 2410 開發板承載整個應用程序，同時通過RS 232 串口實現對短波電臺的自動化操作和控制，并通過反饋信息獲取電臺的工作狀態，圖1 為系統的硬件框圖。

系統工作過程如下： 系統加電TMS320VC5502復位后，由其內部固化的引導程序（ BOOT） 將存于FLASH 的程序和數據搬移至內部RAM。由電臺音頻口送來的音頻信號經TLV320AIC10 采樣后，送到高速處理器TMS320VC5502 進行基帶信號的FFT 運算。DSP 每運行一次算法，將結果送至RAM，在信道掃描一周后，RAM 將結果送到DSP，將各個信道的噪聲功率值排序，并將結果通過RS232 口送給SBC 2410 開發板，SBC 2410 開發板收到后，根據預先設置好的噪聲門限為每個信道劃分等級，并將其存儲在數據庫中。

2 短波動態頻譜接入系統軟件設計

2. 1 探測信號發送主程序設計

探測信號發送主程序流程如圖2 所示。

有效載荷經過卷積編碼、交織和正交符號映射后，形成長度為13 1*= 832 的3 bit 數據符號序列，然后與保護序列、探測報頭和數據符號序列組成信道符號序列，以2 400 符號/ s 的速率對1 800 Hz的載波進行8PSK 調制，產生發送波形。

2. 2 接收信號恢復主程序設計

在沒有通信任務的狀態下，系統持續地監測信道上有沒有高過門限的有效信號序列。如果發現信號，系統開始對信號進行捕獲。當第1 次出現峰值大于門限時，記錄此時的頻差估計值，然后作3 次確認。若3 次確認中的峰值大于門限的少于2 次，或者頻差估計值之間的差值超出允許的范圍，則認為捕獲無效，系統重新開始搜索; 若確認過程中大于門限的峰值次數和頻差估計值之間的差值在允許范圍內，則進行位同步和信道估計。在位同步過程中，通過與本地序列的滑動相關來實現位同步和信道估計，并對多次估計值的結果進行適當處理，獲得最終的位同步和信道參數估值結果。根據位同步結果，通過采用分集接收、相關解擴、解交織和解碼獲得原始信息，完成一次接收。根據前導序列的對比可獲得信道誤碼率，其軟件設計流程如圖3 所示。

3 短波動態頻譜接入系統性能測試

為了對所設計系統的整體性能進行*估，先后在重慶？ 遵義、重慶？ 常州、重慶？ 廣州、北京？ 常州等不同距離的通信線路上進行了3 個多月、共約1 200 余次的通信實驗。

實驗中主要對設計系統的鏈路建立和基本數傳性能進行了測試和*估。以鏈路建立和數據報文通信為主，每份報文以200 組為標準，每4 個字符為一組，共800 個字符進行實驗。每隔30 min 發起一次呼叫，發起呼叫時的起始狀態為同步掃描狀態，待鏈路建立后并分別以600 baud 和1 200 baud 的數據傳輸速率發送報文。通過記錄鏈路建立情況、呼損率和數據報文的接收情況來測試系統的基本性能。通過對實驗數據的比較分析表明，系統由于采用了短波頻譜感知技術、動態頻率優選等技術，建鏈概率和建鏈時間分別比二代短波電臺提高了約26% 和31% 。

在數據報文的通信過程中，由于系統采用了短波頻譜感知技術，通信前，系統根據頻譜感知結果優選出了可靠空閑頻譜，保證了系統始終建鏈在可靠信道上。在數據傳輸速率為600 baud 和1 200 baud的前提條件下，報文的正確接收概率比普通的短波電臺提高了10%~ 12%，而且平均錯誤字符的概率也比普通電臺降低了一個數量級，達到了10- 4，能夠充分滿足短波普通通信業務的需求。

4 結束語

綜上所述，基于短波動態頻譜接入的頻譜感知技術改善了現有的二代短波通信系統的鏈路建立及業務傳輸性能，提高了短波數據通信的可靠性和有效性，對于提升通信裝備的戰術技術性能具有十分重要的意義。

編輯：hfy