Silicon Labs(亦稱“芯科科技”)近日推出“Clock Talk”時(shí)鐘線上系列研討會(huì)的第二場隨選即播中文演講主題“為56G/112GSerDes選擇XO/VCXO時(shí)鐘參考時(shí)的設(shè)計(jì)考量”,提供了中文及英文演說版本供用戶選擇。 為56G/112G SerDes選擇XO/VCXO時(shí)鐘參考時(shí)的設(shè)計(jì)考量
電信、無線基礎(chǔ)設(shè)施、光學(xué)模塊、廣播視頻、醫(yī)學(xué)成像和其他工業(yè)市場的下一代參考時(shí)鐘要求大量采用FPGA、ASIC和SoC,它們使用56G 或112G SerDes 來支持更高的數(shù)據(jù)速率和帶寬功能。SerDes 帶寬增加和相關(guān)參考時(shí)鐘的RMS 相位抖動(dòng)要求之間存在直接的相關(guān)性。
隨著SerDes 速度的增加,參考時(shí)鐘所需的 RMS 相位抖動(dòng)性能隨之減少。在本次網(wǎng)絡(luò)研討會(huì)上,我們概述最新一代FPGA、光學(xué)DSP、相干DSP 和網(wǎng)絡(luò)處理器的參考時(shí)鐘要求,并重點(diǎn)介紹Si54x Ultra Series XO 和 VCXO 產(chǎn)品家族的關(guān)鍵功能,這些功能可確保參考時(shí)鐘RMS 相位抖動(dòng)性能保持在最大限度內(nèi);從而為系統(tǒng)設(shè)計(jì)者在其系統(tǒng)抖動(dòng)預(yù)算中增加了更多馀欲。
責(zé)任編輯:lq
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
-
時(shí)鐘
-
網(wǎng)絡(luò)處理器
原文標(biāo)題:Clock Talk中文隨選即播新單元上線-選擇XO/VCXO時(shí)鐘參考的設(shè)計(jì)考量
文章出處:【微信號(hào):SiliconLabs,微信公眾號(hào):Silicon Labs】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
相關(guān)推薦
AI服務(wù)器算力潛能的密鑰:攻克互聯(lián)瓶頸,聚焦高速背板連接器創(chuàng)新。在數(shù)據(jù)洪流向56G、112G乃至224G的新紀(jì)元迸發(fā),高速背板連接器的角色躍升為核心舞臺(tái)的璀璨明星。它們不僅是數(shù)據(jù)傳輸?shù)某?jí)通道,更是
發(fā)表于 12-23 16:53
?132次閱讀
的serdes pll配置的line rate成40倍關(guān)系的嗎?
關(guān)于速率,我fpga上每條line上發(fā)送的速率為5Gbps,dac輸入的dacclk_p為500M時(shí)鐘,pll配置D
發(fā)表于 12-13 08:02
=2.5G輸出,但是實(shí)際讀取config108寄存器的值時(shí)鐘為000f,只是serdes_pll未鎖定,不知道為什么?其中serdes_re
發(fā)表于 12-06 06:25
要充分發(fā)揮AI服務(wù)器sanwen強(qiáng)大算力效能,關(guān)鍵在于破解互聯(lián)瓶頸,而連接器正是這一挑戰(zhàn)的關(guān)鍵所在。隨著數(shù)據(jù)傳輸速度向56G、112G乃至224G的高速方向發(fā)展,對高速連接器的需求變得尤為迫切。這些
發(fā)表于 11-26 16:06
?128次閱讀
電子發(fā)燒友網(wǎng)站提供《了解高速56G PAM-4串行鏈路的時(shí)鐘需求.pdf》資料免費(fèi)下載
發(fā)表于 09-23 11:36
?0次下載
產(chǎn)品描述 聯(lián)訊儀器CR6256是結(jié)構(gòu)緊湊、經(jīng)濟(jì)高效的臺(tái)式高速信號(hào)時(shí)鐘恢復(fù)單元。支持24.33~56.25 Gbaud速率下的NRZ/PAM4信號(hào)時(shí)鐘提取,廣泛應(yīng)用于400G/800G單
發(fā)表于 08-12 17:58
?267次閱讀
的值也做了相應(yīng)的改變,請問這是什么問題呢?
將0x56e配置成10和50時(shí),輸入時(shí)鐘分別給300M和150M,內(nèi)部serdes鎖相環(huán)無法鎖定,時(shí)鐘分頻設(shè)置
發(fā)表于 06-21 14:27
Connectivity(以下簡稱“TE”)的? 112G 產(chǎn)品組合 因此受到了眾多客戶的關(guān)注。TE 112G 產(chǎn)品系列品類齊全,支持標(biāo)準(zhǔn)的形態(tài)和性能要求;同時(shí),在設(shè)計(jì)上兼顧了可靠性和可升級(jí)性,可支持包括計(jì)算/存儲(chǔ)、高速網(wǎng)絡(luò)和機(jī)器學(xué)習(xí)/人工智能在內(nèi)的應(yīng)用,
發(fā)表于 04-10 14:34
?284次閱讀
的基頻速率,14GHz可以對應(yīng)25G的nrz信號(hào),也因?yàn)閷?yīng)搭配56G的pam4信號(hào)。而28GHz則對應(yīng)目前比較top的112G的應(yīng)用了。
如果覺得無源的損耗也不是很直觀的話,那我們把損耗轉(zhuǎn)化為時(shí)域的眼
發(fā)表于 04-09 10:43
Achronix的Speedster7t支持PCIe Gen5和112G Serdes,而AMD的高端系列Virtex Ultrascale+也僅僅支持到PCIe Gen4,也只在最高端的FPGA中支持到58Gb的GTM,大多數(shù)Virtex Ultrascale+僅僅支持
發(fā)表于 03-18 10:55
?343次閱讀
在當(dāng)前高速設(shè)計(jì)中,主流的還是PAM4的設(shè)計(jì),包括當(dāng)前的56G,112G以及接下來的224G依然還是這樣。突破摩爾定律2.5D和3D芯片的設(shè)計(jì)又給高密度高速率芯片設(shè)計(jì)帶來了空間。
發(fā)表于 03-11 14:39
?1093次閱讀
G0B1 iic時(shí)鐘選擇HSI的話,啟動(dòng)HSE也能運(yùn)行,是為什么呢
發(fā)表于 03-08 07:00
科技的不斷發(fā)展推動(dòng)著數(shù)據(jù)傳輸速率需求的增長,56G QSFP+ SR4光模塊也成為數(shù)據(jù)中心、云計(jì)算、高性能計(jì)算和存儲(chǔ)網(wǎng)絡(luò)等領(lǐng)域通信需求的重要解決方案。本文小易將詳細(xì)介紹這款光模塊的技術(shù)原理、優(yōu)勢以及應(yīng)用場景。
發(fā)表于 02-23 14:00
?479次閱讀
信號(hào)密度、完整性、散熱、功耗等方面帶來了巨大的挑戰(zhàn)。若要充分發(fā)揮AI硬件算力的效能,破解互連瓶頸的關(guān)鍵就在于高速連接器。未來的高速傳輸將朝著“56G到112G再到
發(fā)表于 02-20 14:18
?310次閱讀
在計(jì)算機(jī)系統(tǒng)中,包含了CPU、GPU、內(nèi)存、存儲(chǔ)設(shè)備等組件,這些組件都無法各自獨(dú)立運(yùn)行,一般需要通過互連協(xié)議相互連接,進(jìn)行通信和數(shù)據(jù)傳輸,才能夠協(xié)同完成計(jì)算工作。
發(fā)表于 01-08 15:39
?1721次閱讀
評(píng)論