色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ASIC設(shè)計何時停止驗證 FPGA和ASIC之間的驗證差異分析

454398 ? 來源:賢集網(wǎng) ? 作者:賢集網(wǎng) ? 2021-02-27 11:01 ? 次閱讀

根據(jù)威爾遜研究集團(tuán)和西門子EDA的數(shù)據(jù),即使在EDA工具的研發(fā)上花費(fèi)了數(shù)十億美元,在驗證人工上又花費(fèi)了數(shù)百億美元,但只有30%到50%的ASIC設(shè)計是第一次正確的。

即便如此,這些設(shè)計仍然有bug。只是它們的災(zāi)難性還不足以導(dǎo)致重新旋轉(zhuǎn)。這意味著需要更高效的驗證。在此之前,驗證團(tuán)隊繼續(xù)用各種方式的刺激來挑戰(zhàn)設(shè)計。但并沒有一個確切的科學(xué)方法來表明何時停止驗證。

重旋在很多層面上都會造成痛苦。在28納米上的重旋可能會增加50萬美元的新掩模成本,而在較小幾何尺寸上的重旋可能會花費(fèi)100萬美元。還有就是失去目標(biāo)市場的問題。如果一家芯片制造商服務(wù)的是一個價值數(shù)十億美元的市場,而在一個只有24個月的產(chǎn)品生命周期中卻晚了3個月,損失的收入可能是毀滅性的。但何時停止并不總是顯而易見的。

“要想讓驗證被認(rèn)為是完整的,首先必須對驗證覆蓋率有一個堅實的理解,”O(jiān)neSpin Solutions公司設(shè)計驗證解決方案產(chǎn)品經(jīng)理Nicolae Tusinschi說。“如果不知道驗證中是否或在哪里存在差距,就很難達(dá)到IC完整性標(biāo)準(zhǔn),也就是確保設(shè)計按預(yù)期操作,是安全、可信和可靠的。如果沒有精確的覆蓋率分析,你就無法放心地達(dá)到簽收。需要的是快速、精確地衡量進(jìn)度和覆蓋率的提高。”

根據(jù)開發(fā)人員在生態(tài)系統(tǒng)中的位置,驗證任務(wù)因不同程度的挑戰(zhàn)而變得更加復(fù)雜。“如果你是一家設(shè)計硅片、封裝、電路板、系統(tǒng)和軟件的系統(tǒng)公司,你實際上可以奢侈地完全控制,”Cadence的產(chǎn)品營銷總監(jiān)Michael Young說。“但是想象一下,你是博通公司的客戶,或者你正在設(shè)計某款芯片,該芯片裝在插入計算機(jī)主板的PCIe卡中。要了解系統(tǒng)方案是非常困難的。為了降低風(fēng)險,以及重新旋轉(zhuǎn)的成本,以及發(fā)現(xiàn)客戶的bug,左移的概念已經(jīng)開始發(fā)揮作用。所有過去在硬件層面做的活動都被轉(zhuǎn)移到硬件/軟件中。而這種硬件/軟件的開發(fā)是在SoC層面進(jìn)行的,SoC的開發(fā)也在盡可能早的進(jìn)行。這里的挑戰(zhàn)是,仿真器并沒有像過去那樣提供同樣的速度提升,所以很多人都在左移仿真或原型系統(tǒng)來做額外的工作,并將更多的工作量轉(zhuǎn)移到驗證上。”

這需要對需要驗證的內(nèi)容有一個清晰的認(rèn)識。“你只能定義和驗證你能指定的東西,”Young說。“你不能指定的東西是會殺死你的東西。一旦你開始規(guī)范,如果你做得不對--或者你的設(shè)備必須生活在一個不受你控制的外國環(huán)境中--你的風(fēng)險就會高很多。”

圖1:以系統(tǒng)為中心的SoC視圖。來源:Cadence

什么時候能完成?

那么,在驗證一個芯片或一個子系統(tǒng)或一個封裝時,“完成 ”究竟意味著什么?

“如今,采用功能和代碼覆蓋是必須的--你必須擁有它,而且你必須投資于它,”Vtool的CEO Hagai Arbel說。“越來越多的公司都在這樣做,并且相當(dāng)嚴(yán)格地遵循它,然而第一次正確的芯片的比例卻在下降。如果你檢查那些有bug或bug嚴(yán)重到需要重新打磨的芯片,他們遵循了驗證中‘完成’的最先進(jìn)定義,即功能覆蓋率和代碼覆蓋率100%。你會看到不少這樣的情況。這意味著它沒有幫助。”

Arbel說,事實上,即使在功能覆蓋率達(dá)到100%,代碼覆蓋率達(dá)到100%之后,高技能的驗證工程師也會發(fā)現(xiàn)關(guān)鍵的bug。“他們是如何發(fā)現(xiàn)它們的?他們怎么知道100%的覆蓋率它是不夠的?每個優(yōu)秀的驗證工程師都會產(chǎn)生這樣的預(yù)感:‘它說是覆蓋了,但我不放心。我覺得有些東西不對勁’。真正優(yōu)秀的驗證工程師對此有某種第六感。他們就是知道。而如果你是一個非常優(yōu)秀的驗證經(jīng)理,你就會對別人的驗證產(chǎn)生這種感覺。如果你回顧一下覆蓋面,我不是說它不重要。但是還不能確定,甚至還不能接近。除了代碼覆蓋率和功能覆蓋率之外,還應(yīng)該考慮其他指標(biāo),比如驗證工作的質(zhì)量。不過,你做這些事情能有多安全呢?有些公司確實在努力解決這個問題。有些公司已經(jīng)設(shè)法制定了更好的流程和內(nèi)部流程,但作為EDA行業(yè),我們甚至還沒有提供一個足夠好的解決方案。這里面有巨大的機(jī)會,我們要努力把記錄信息和做出結(jié)論的方法正式化。”

歸結(jié)到本質(zhì),驗證是一項風(fēng)險管理工作。“如果你看看FPGA和ASIC之間的差異,以及他們對待驗證的方式,從風(fēng)險管理的角度來看,你開始明白為什么他們對待事情的方式不同,”西門子EDA的IC驗證解決方案營銷總監(jiān)Neil Hand說。“在FPGA中,他們承擔(dān)更多的風(fēng)險,因為他們可以在事后修復(fù)它,而在ASIC中,你不能。因此,如果你開始把驗證看成是一項風(fēng)險管理工作,它就不再是一個何時完成的問題,因為你永遠(yuǎn)不可能完成。那么問題就變成了,”我什么時候達(dá)到了我的風(fēng)險承受能力?什么時候我已經(jīng)到了我覺得可以放心地簽下這個設(shè)計的地步?“

可以幫助的是擁有數(shù)據(jù)和工具來更快地完成覆蓋。”你有覆蓋率,這是今天很多人衡量風(fēng)險的方式,但覆蓋率不是全部,“Hand說。”你可能有覆蓋面的漏洞。你可能沒有定義覆蓋范圍。可能有很多差距。但如果有一套你定義的指標(biāo),你可以根據(jù)這些指標(biāo)進(jìn)行衡量。另外,可以利用工具和技術(shù)來確定這些指標(biāo)是否良好。你可以有一個覆蓋方法論,你已經(jīng)定義了1000個覆蓋點。你擊中了這1000個覆蓋點,但這1000個覆蓋點只擊中了你設(shè)計的10%。那么你的風(fēng)險暴露是什么?“

這些都是必須要解決的問題。但這并不是那么簡單。定義風(fēng)險邊界是一個移動的目標(biāo),因為它取決于設(shè)計,以及該設(shè)計在系統(tǒng)內(nèi)的背景和與其他系統(tǒng)的交互。

”有一個權(quán)衡,但對于每個芯片來說,它是不同的,“他說。”可接受的風(fēng)險對于每個設(shè)計都會不同。你要做的是給工具,不管是通過驗證管理、需求管理、覆蓋率可追溯性,還是通過機(jī)器學(xué)習(xí),了解你看了什么與沒看什么。當(dāng)我們在某一個領(lǐng)域看的時候,我們往往會變得盲目。我們沒有看到右肩上那個準(zhǔn)備撲過來的怪物。我們可以利用機(jī)器學(xué)習(xí)技術(shù)來識別你做的都是正確的事情,但那個怪物還在那里。“

這在異構(gòu)系統(tǒng)中尤其如此,隨著摩爾定律的耗盡,異構(gòu)系統(tǒng)越來越常見。這迫使設(shè)計團(tuán)隊使用新的架構(gòu)作為各種應(yīng)用和市場的差異化因素。這既為定制加速器打開了大門,也推動了RISC-V的部分發(fā)展勢頭。但這也使設(shè)計變得更加復(fù)雜,更難驗證。

”我們在使用開源內(nèi)核的設(shè)計中看到了這一點,其中有我們以前從未見過的新的角落案例,“Aldec的營銷總監(jiān)Louie de Luna說。”驗證也是如此。我們看到了新的UVM用例,我們也發(fā)現(xiàn)了很多錯誤。“

De Luna指出,這也推動了很多相關(guān)的活動,比如虛擬建模和多核調(diào)試。實際上,工程師們正在利用一切可以利用的東西來應(yīng)對不斷上升的復(fù)雜性。

不像聽起來那么簡單

雖然這其中的大部分都取決于設(shè)計和用例,但也有越來越多的共識,即驗證需要是一個連續(xù)的過程,而不僅僅是設(shè)計流程中的一個單一步驟。

”這個問題的一個非常簡單的答案是,‘當(dāng)你證明設(shè)計沒有任何缺陷時,驗證就完成了’,“Valtrix系統(tǒng)公司首席執(zhí)行官Shubhodeep Roy Choudhury說。”這時你就可以稱你的驗證完成了。但這是一個NP硬問題,永遠(yuǎn)也做不完。你有空間。測試的數(shù)量和覆蓋率是無限的,所以從技術(shù)上講,你永遠(yuǎn)無法真正完成你的驗證活動。“

還有一些其他因素需要考慮。”你必須確保功率和性能目標(biāo)得到滿足,并且你的最終用例向你設(shè)計的東西是按預(yù)期工作的,“Roy Choudhury說。”其中一些標(biāo)準(zhǔn)可以用來判斷驗證已經(jīng)接近完成,比如當(dāng)你擁有所有的代碼,代碼覆蓋率和功能覆蓋率都達(dá)到了你的設(shè)計和驗證團(tuán)隊可以接受的數(shù)字。通常情況下,所有這些設(shè)計都是在你已經(jīng)有的一些以前的設(shè)計之上的迭代,所以從驗證的角度來看,很多努力都花在了開發(fā)測試上,這些測試行使了設(shè)計三角洲,以及新功能與舊功能的交互。這意味著要花費(fèi)大量的精力來編寫測試。你需要確保這些測試按照預(yù)期工作,沒有任何故障或失敗。你需要優(yōu)秀的驗證工程師來判斷是否滿足了意圖,以及設(shè)計是否按照預(yù)期進(jìn)行。有一些活動,比如在設(shè)計的某些部分,你可以應(yīng)用形式化模型,得到設(shè)計真的沒有任何缺陷的證明,也可以在任何可以應(yīng)用的地方使用。“

這可以一步步來。”在功能驗證中,只要我們被要求驗證一個功能,一切都要從測試規(guī)劃開始。“他說。”因此,我們確定了設(shè)計中的不同變化,然后我們創(chuàng)建了數(shù)百個場景,這些場景是確保特定功能按照預(yù)期工作所需的。然后,我們在設(shè)計還沒出來之前,就會花一些時間來編寫測試,確保它們在虛擬模型或功能準(zhǔn)確的模擬器上工作正常。一旦測試人員準(zhǔn)備好,設(shè)計可用,我們就會讓它運(yùn)行,并盡量確保沒有故障。在程序接近尾聲的時候,通常,設(shè)計錯誤率可以作為一個很好的指標(biāo)來衡量整體驗證的情況。當(dāng)你要完成整個驗證任務(wù)的時候,它會趨于平穩(wěn)。“

所有這些都必須與功能和代碼覆蓋工具相配合。每次新版本的設(shè)計,通常都會有涉及代碼和功能覆蓋分析的階段,以確保所有預(yù)期的方案都能被擊中。這些都是用來確保設(shè)計得到驗證的指標(biāo)。

這里的另一個考慮因素是決定衡量什么,以及如何衡量。Imperas軟件公司的首席執(zhí)行官Simon Davidmann以最近的一個RISC-V項目為例指出。”我們剛剛和OpenHW集團(tuán)一起參與了一個32位RISC核的項目,首先發(fā)生的一件事就是寫了一個測試計劃,說‘這些是設(shè)計中已經(jīng)測試好的位子,這些是新的位子,這些是我們擔(dān)心的位子,而這些位子可能有一些隱藏在翅膀上的東西,我們并不知道。他們提出了測試計劃,投入了資源,可以說,’這一點的設(shè)計我們要用定向測試,對于這一點我們要用隨機(jī)。對于這一點我們要用異步和比較測試,對于這一點其實我們要用正式的來測試東西如何進(jìn)入和退出調(diào)試模式,這在傳統(tǒng)上是相當(dāng)難的事情。你基本上要看你所面臨的設(shè)計挑戰(zhàn),然后計算出你知道什么,不知道什么,以及風(fēng)險是什么。我必須達(dá)到什么水平才會對 “足夠好 ”感到滿意,因為你無法證明沒有bug?你只能說它足夠好,可以出貨。“

知識共享

Vtool的Arbel說,另一個障礙是如何與其他團(tuán)隊成員分享,這是整個設(shè)計和驗證過程中的一個重要方面。”通常情況下,不止一個人參與。我是一名驗證工程師,我認(rèn)為我有一個問題。我把它發(fā)給設(shè)計師。他要把它發(fā)回來。架構(gòu)師在中間,軟件團(tuán)隊也會參與進(jìn)來。參與的人很多,大多是互相推諉,不能真正協(xié)作,共同解決這個問題。驗證工程師必須學(xué)會如何利用他們的綜合知識來提高工作效率。如今,調(diào)試是一條孤獨的路--孤獨在于很難讓人幫你,但也很難教你。“

對于這一點,Roy Choudhury表示,徹底記錄下所做的任何事情都是有幫助的。”如果你對整個驗證活動有很好的記錄,就會有相當(dāng)大的幫助。在我以前的一家公司里,我們曾經(jīng)保留了整個硅后驗證過程的日志,這些日志曾經(jīng)在我們用來驗證的服務(wù)器設(shè)計上完成。這是非常詳細(xì)的。例如,我們曾經(jīng)為負(fù)載存儲單元、為CPU測試等設(shè)置了區(qū)域負(fù)責(zé)人,每個人都有一大套遺留測試,只要測試人員有空,就會給他們分配N個小時的時間來測試設(shè)計。隨著時間的推移,我們對所有這些驗證活動都有記錄。根據(jù)新功能的到來,例如,如果有很多功能發(fā)生,那么負(fù)載存儲單元區(qū)的所有者,將獲得更多的測試小時數(shù)。在這一點之后,如果你把所有的東西都記錄得非常清楚,如果你有整個歷史計劃在身邊,那么就會變得非常無縫。“

當(dāng)然,他指出,需要一定量的知識。”你需要知道工具,并有方法論來做得更好,以及可以投入的效率,如功能驗證。這是一個很大的領(lǐng)域,我們所有人都對它感興趣,以確保我們擁有的整個刺激是完全可移植的,這樣我們就可以在設(shè)計的多個階段無縫地使用它,無論是硅的模擬還是其他方面。這將實現(xiàn)大量的重復(fù)使用,當(dāng)然也會帶來更高的效率。“

OneSpin的Tusinschi指出,通過基于形式的突變分析、基于模型的故障注入以及對源代碼的精確映射,可以快速、精確地衡量進(jìn)度和覆蓋率的提高。”其結(jié)果是可靠地識別驗證差距和盲點。當(dāng)然,最佳的解決方案是將所有的驗證指標(biāo),如來自仿真和形式化的指標(biāo)納入一個視圖,以便更好地了解整體的驗證工作和進(jìn)度。“他說。

結(jié)語

當(dāng)你覺得你已經(jīng)完成了,Imperas的Davidmann說:”你必須把測量到位,你必須分析。當(dāng)有問題時,你需要了解流程是什么。這都是關(guān)于經(jīng)驗的。你需要大量的經(jīng)驗來研究如何做到這一切。此外,新的技術(shù)正在出現(xiàn),希望在生成測試時使用AI的團(tuán)隊正在涌現(xiàn)新技術(shù)。您可以使用AI來查看測試的有效性,查看測試在設(shè)計中的位置以及什么是做事的更好方法,以便它可以幫助改善正在執(zhí)行的測試的質(zhì)量。如果做得正確,這可以節(jié)省完成所有測試和回歸測試以及改善事物質(zhì)量所花費(fèi)的時間。目前,我們正處于使用AI協(xié)助我們進(jìn)行驗證的初期階段。”

最后,Cadence的Young強(qiáng)調(diào),要確定何時完成驗證。你基本上要盡量讓覆蓋率達(dá)到100%,在你的老板告訴你,如果你不帶出去,團(tuán)隊就會有危險之前,盡可能多地跑。這顯然是基于經(jīng)驗的,但你需要使用基于規(guī)格的覆蓋模型。你需要運(yùn)行盡可能多的回歸測試。你要確保即使發(fā)現(xiàn)了一些勘誤,也可以通過軟件來處理,而不是要重新做一次測試。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • asic
    +關(guān)注

    關(guān)注

    34

    文章

    1199

    瀏覽量

    120441
  • eda
    eda
    +關(guān)注

    關(guān)注

    71

    文章

    2755

    瀏覽量

    173216
  • RISC-V
    +關(guān)注

    關(guān)注

    45

    文章

    2271

    瀏覽量

    46134
收藏 人收藏

    評論

    相關(guān)推薦

    Verilog 與 ASIC 設(shè)計的關(guān)系 Verilog 代碼優(yōu)化技巧

    Circuit,專用集成電路)設(shè)計是一個復(fù)雜的過程,涉及到邏輯設(shè)計、綜合、布局布線、物理驗證等多個環(huán)節(jié)。在這個過程中,Verilog被用來描述數(shù)字電路的行為和結(jié)構(gòu),進(jìn)而實現(xiàn)ASIC的設(shè)計。 具體來說
    的頭像 發(fā)表于 12-17 09:52 ?99次閱讀

    FPGAASIC的區(qū)別 FPGA性能優(yōu)化技巧

    FPGAASIC的區(qū)別 FPGA(現(xiàn)場可編程門陣列)和ASIC(專用集成電路)是兩種不同的集成電路技術(shù),它們在多個方面存在顯著的區(qū)別: FPGA
    的頭像 發(fā)表于 12-02 09:51 ?179次閱讀

    ASIC集成電路與FPGA的區(qū)別

    ASIC(專用集成電路)與FPGA(現(xiàn)場可編程門陣列)是兩種不同的集成電路技術(shù),它們在多個方面存在顯著的區(qū)別。以下是兩者的主要差異: 一、設(shè)計與制造 ASIC 是為特定應(yīng)用定制設(shè)計的集
    的頭像 發(fā)表于 11-20 15:02 ?331次閱讀

    FPGAASIC在大模型推理加速中的應(yīng)用

    隨著現(xiàn)在AI的快速發(fā)展,使用FPGAASIC進(jìn)行推理加速的研究也越來越多,從目前的市場來說,有些公司已經(jīng)有了專門做推理的ASIC,像Groq的LPU,專門針對大語言模型的推理做了優(yōu)化,因此相比GPU這種通過計算平臺,功耗更低、
    的頭像 發(fā)表于 10-29 14:12 ?396次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>ASIC</b>在大模型推理加速中的應(yīng)用

    數(shù)字芯片設(shè)計驗證經(jīng)驗分享文章 實際案例說明用基于FPGA的原型來測試、驗證和確認(rèn)IP——如何做到魚與熊掌兼

    本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述了在FPGA上使用硅知識產(chǎn)權(quán)(IP)內(nèi)核來開發(fā)ASIC原型項目時,必須認(rèn)真考慮的一些問題。
    的頭像 發(fā)表于 10-28 14:53 ?303次閱讀
    數(shù)字芯片設(shè)計<b class='flag-5'>驗證</b>經(jīng)驗分享文章 實際案例說明用基于<b class='flag-5'>FPGA</b>的原型來測試、<b class='flag-5'>驗證</b>和確認(rèn)IP——如何做到魚與熊掌兼

    FPGAASIC的優(yōu)缺點比較

    適應(yīng)各種應(yīng)用場景。這意味著用戶可以根據(jù)需要,通過編程來更改FPGA的功能,而無需更改硬件設(shè)計。 設(shè)計周期短 :與ASIC相比,FPGA的設(shè)計、驗證和生產(chǎn)周期更短。這主要是因為
    的頭像 發(fā)表于 10-25 09:24 ?401次閱讀

    ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務(wù)!

    本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時,必須認(rèn)真考慮的一些問題。文章從介紹
    的頭像 發(fā)表于 08-10 17:13 ?828次閱讀
    將<b class='flag-5'>ASIC</b> IP核移植到<b class='flag-5'>FPGA</b>上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務(wù)!

    到底什么是ASICFPGA

    上一篇文章,小棗君給大家介紹了CPU和GPU。今天,我繼續(xù)介紹計算芯片領(lǐng)域的另外兩位主角——ASICFPGA。█ASIC(專用集成電路)上篇提到,GPU的并行算力能力很強(qiáng),但是它也有缺點,就是功耗
    的頭像 發(fā)表于 04-16 08:05 ?210次閱讀
    到底什么是<b class='flag-5'>ASIC</b>和<b class='flag-5'>FPGA</b>?

    fpgaasic在概念上有什么區(qū)別

    FPGA(現(xiàn)場可編程門陣列)和ASIC(應(yīng)用特定集成電路)在概念上存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-27 14:12 ?917次閱讀

    fpgaasic的區(qū)別

    FPGA(現(xiàn)場可編程門陣列)和ASIC(專用集成電路)是兩種不同類型的集成電路,它們在設(shè)計靈活性、制造成本、應(yīng)用領(lǐng)域等方面有著顯著的區(qū)別。
    的頭像 發(fā)表于 03-26 15:29 ?1779次閱讀

    fpga驗證和uvm驗證的區(qū)別

    FPGA驗證和UVM驗證在芯片設(shè)計和驗證過程中都扮演著重要的角色,但它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:00 ?1589次閱讀

    FPGA與AISC的差異

    )是兩種不同的硬件實現(xiàn)方式,它們之間存在以下主要差異: 設(shè)計過程 :FPGA的設(shè)計通常基于已有的硬件結(jié)構(gòu)進(jìn)行邏輯配置,而ASIC需要從頭開始進(jìn)行定制化的電路設(shè)計。 靈活性 :
    發(fā)表于 02-22 09:54

    到底什么是ASICFPGA

    ASICFPGA的區(qū)別,還有它們和CPU、GPU之間的區(qū)別。 ASICFPGA,本質(zhì)上都是芯片。AISC是全定制芯片,功能寫死,沒辦法
    發(fā)表于 01-23 19:08

    什么是FPGA原型驗證FPGA原型設(shè)計的好處是什么?

    FPGA原型設(shè)計是一種成熟的技術(shù),用于通過將RTL移植到現(xiàn)場可編程門陣列(FPGA)來驗證專門應(yīng)用的集成電路(ASIC),專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)和片上系統(tǒng)(SoC)的功能和性能。
    發(fā)表于 01-12 16:13 ?1210次閱讀

    智原推出14納米ASIC整合設(shè)計服務(wù)邁向人工智能新時代

    ASIC設(shè)計服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation,TWSE:3035)提供完整的FinFET 14納米ASIC整合設(shè)計開發(fā)服務(wù),搭配SoC驗證平臺與高速傳輸IP解決方案
    的頭像 發(fā)表于 12-26 18:20 ?694次閱讀
    主站蜘蛛池模板: 湖南电台在线收听| 午夜视频在线网站| 一本道久在线综合色色| 穿着丝袜被男生强行啪啪| 精品手机在线1卡二卡3卡四卡| 日本黄色成年人免费观看| 婬香婬色天天视频| 国产嫩草影院精品免费网址| 欧美乱妇狂野欧美在线视频| 伊人久久亚洲综合天堂| 国产囗交10p| 日日操日日射| cctv网站| 老牛天天晚上夜噜噜噜| 亚洲精品久久无码AV片银杏| 古代又黄又肉到湿的爽文| 奶水太多h室友| 又亲又揉摸下面视频免费看| 国产又色又爽又刺激在线播放| 色柚视频网站ww色| 草比比过程图| 女生下面免费看| 最近中文字幕MV免费高清视频8 | 午夜福利院电影| 成人在无码AV在线观看一| 欧美zzzoooxxx| 91欧美秘密入口| 久久性色AV亚洲电影无码| 亚洲精品高清视频| 国产偷国产偷亚州清高| 天美传媒色情原创精品| 持田香织abc| 欧美午夜理伦三级在线观看| 92精品国产成人观看免费| 久久视频精品38线视频在线观看| 亚洲美女视频高清在线看| 国产亚洲精品久久久久久鸭绿欲| 无码毛片内射白浆视频| 国产成人精品综合久久久| 日日噜噜噜噜夜夜爽亚洲精品| 超碰在线 视频|